JPS59201412A - 非晶質半導体素子製造装置 - Google Patents
非晶質半導体素子製造装置Info
- Publication number
- JPS59201412A JPS59201412A JP58074908A JP7490883A JPS59201412A JP S59201412 A JPS59201412 A JP S59201412A JP 58074908 A JP58074908 A JP 58074908A JP 7490883 A JP7490883 A JP 7490883A JP S59201412 A JPS59201412 A JP S59201412A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- reaction
- vacuum chamber
- amorphous semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は例えばアモルファスシリコン（以下ａ−Ｓｉと
記す）のような非晶質半導体の異なる性質の層を積層し
てなる非晶質半導体素子、例えば太陽電池、光センサな
どの光起電力素子の製造装置に関する。
記す）のような非晶質半導体の異なる性質の層を積層し
てなる非晶質半導体素子、例えば太陽電池、光センサな
どの光起電力素子の製造装置に関する。
第１図はそのような太陽電池の一例で、ガラスなどの絶
縁性基板ｌの上に１旬や５ｎ０２などからなる透明電極
２を介してｐｉｎ型のａ−８ｔ層３〜５が形成され、さ
らに上部電極としてＭなどの金属電極６が蒸着されてい
る。第２図はこの素子の製造装置の構造を示し、ｎ層膜
３、ｉ層膜４、ｎ層膜５はそれぞれ反応室１１ 、１２
、１３内で形成される。各尽応室１１ 、１２ 、１
３は相互間および外部と仕切りパルプ１４によって隔離
され、それぞれ排気口１５を通じて排気装置１６にょシ
真空排気可能であシ、また別にガス導入パルプ１７がそ
れぞれ接続されている。
縁性基板ｌの上に１旬や５ｎ０２などからなる透明電極
２を介してｐｉｎ型のａ−８ｔ層３〜５が形成され、さ
らに上部電極としてＭなどの金属電極６が蒸着されてい
る。第２図はこの素子の製造装置の構造を示し、ｎ層膜
３、ｉ層膜４、ｎ層膜５はそれぞれ反応室１１ 、１２
、１３内で形成される。各尽応室１１ 、１２ 、１
３は相互間および外部と仕切りパルプ１４によって隔離
され、それぞれ排気口１５を通じて排気装置１６にょシ
真空排気可能であシ、また別にガス導入パルプ１７がそ
れぞれ接続されている。
各反応室内には高周波電極１８と対向電極１９が備えら
れ、高周波電極１８ｆｉは基板加熱用ヒータが一体化さ
れている。この装置を用いてｐｉｎ ａ −８ｔ ％
３〜５を形成するには、基板１を装着したトレイ肋をモ
ータなどにょシ駆動されるローラ２１にょシ第−反応室
１１に挿入し、第一反応室１１を真空排気後、圧力およ
び流量を調整できるガス導入パルプ１７を通じてジボラ
ンガス及びシランガスを導入し高周波電極１８と対向す
る電極１９との間に高周波電界を印加してプラズマ反応
を起こすことにより基板上にｐ型ａ−８ｔ膜（ｐｉ摸層
）３を形成する。反応終了後残留ガスを排気し、仕切シ
バルブ１４を通して第二反応室１２内ヘトレイ加を移送
し、ガス導入バルブ１７を通して送られるシランガスを
プラズマ分解し、ｎ層膜３の上にｉ層膜４をさらに形成
する。
れ、高周波電極１８ｆｉは基板加熱用ヒータが一体化さ
れている。この装置を用いてｐｉｎ ａ −８ｔ ％
３〜５を形成するには、基板１を装着したトレイ肋をモ
ータなどにょシ駆動されるローラ２１にょシ第−反応室
１１に挿入し、第一反応室１１を真空排気後、圧力およ
び流量を調整できるガス導入パルプ１７を通じてジボラ
ンガス及びシランガスを導入し高周波電極１８と対向す
る電極１９との間に高周波電界を印加してプラズマ反応
を起こすことにより基板上にｐ型ａ−８ｔ膜（ｐｉ摸層
）３を形成する。反応終了後残留ガスを排気し、仕切シ
バルブ１４を通して第二反応室１２内ヘトレイ加を移送
し、ガス導入バルブ１７を通して送られるシランガスを
プラズマ分解し、ｎ層膜３の上にｉ層膜４をさらに形成
する。
同様にトレイ加を第二反応室へ移送し、ホスフィンとシ
ランガスのプラズマ分解によｐｎ層膜５を形成してａ−
８ｔ層の形成を完了する。
ランガスのプラズマ分解によｐｎ層膜５を形成してａ−
８ｔ層の形成を完了する。
この製造装置において、各層３〜５の生成温度ｉ９同一
でなく、例えばｎ層膜３は透明電極２への、；１ １５０〜２５０℃で生成するので、ｎ層膜３の形成後−
ちに第二反応室１２へ移送する際に基板が短時間内に所
望の温度に達し得ないため、実質的には時間と共に膜形
成温度が変化して良質な膜が得られないという欠点があ
る。殊に量産装置へ応用した場合、一定でかつ短時間内
にｉ層膜形成のためのプラズマ反応を常時維持した第二
反応室内ヘトレイを移送し、膜形成を実行することは、
基板温度調整が膜形成と同時に実行されなければならな
いので上記欠点は回避できない。
でなく、例えばｎ層膜３は透明電極２への、；１ １５０〜２５０℃で生成するので、ｎ層膜３の形成後−
ちに第二反応室１２へ移送する際に基板が短時間内に所
望の温度に達し得ないため、実質的には時間と共に膜形
成温度が変化して良質な膜が得られないという欠点があ
る。殊に量産装置へ応用した場合、一定でかつ短時間内
にｉ層膜形成のためのプラズマ反応を常時維持した第二
反応室内ヘトレイを移送し、膜形成を実行することは、
基板温度調整が膜形成と同時に実行されなければならな
いので上記欠点は回避できない。
本発明は上述の欠点を除去しょシ厳密に制御された条件
下で膜形成が実行され、かつ量産装置としての機能性に
豊んだ非晶質半導体素子製造装置を提供することを目的
とする。
下で膜形成が実行され、かつ量産装置としての機能性に
豊んだ非晶質半導体素子製造装置を提供することを目的
とする。
この目的は一列に配置された複数の反応領域内を通過す
る基板上に各反応領域においてそれぞれ所定の反応条件
によシ異なる性質の非晶質半導体層を順次生成する装置
が、所定の基板温度の異なる反応領域間に基板を次に通
過すべき反応領域に対する所定の基板温度にするだめの
予熱だけを行３２ 、３３は仕切シバルプ１４によシ分
離され、それぞれは独立に真空排気装置１６により１０
ｍＴｏｒｒより高い真空度に排気できる。基板を装着
したトレイの移送は第２図の装置と同様ローラ２１１（
よシ行なわれる。プラズマ反応は０．１〜１０ Ｔｏｒ
ｒの圧力下で基板加熱用ヒータを兼ねた高周波電極１８
と対向電極１９との間で生起される。第二真空室３２は
高周波電極１８及び１９で構成される反応領域と各導電
型層形成温度変更時の温度調整用ヒータ讃、３５から成
る基板加熱領域とで構成される。基板加熱領域を設置す
ることによって、例えば第一真空室で１００〜１５０℃
に熱せられた基板１の上にｎ層膜３の形成を終了したト
レイは直ちに第二真空室３２の反応領域には移送されず
、一旦基板加熱領域内に送られヒータ３４によって所望
のｉ層最適形成温度１５０〜２５０℃に調整後反応領域
に送られ、１層膜形成が行われる。１層膜形成後他方の
基板加熱領域に送られ温度調整用ヒータ３５で再びｎ層
最適形成温度１００〜１５０℃に調整後第三真空室おに
移送されｎ層膜の形成が行われる。この予熱領域は第一
真空室３１、第三真空室おにあってもよいが本実施例に
い。
る基板上に各反応領域においてそれぞれ所定の反応条件
によシ異なる性質の非晶質半導体層を順次生成する装置
が、所定の基板温度の異なる反応領域間に基板を次に通
過すべき反応領域に対する所定の基板温度にするだめの
予熱だけを行３２ 、３３は仕切シバルプ１４によシ分
離され、それぞれは独立に真空排気装置１６により１０
ｍＴｏｒｒより高い真空度に排気できる。基板を装着
したトレイの移送は第２図の装置と同様ローラ２１１（
よシ行なわれる。プラズマ反応は０．１〜１０ Ｔｏｒ
ｒの圧力下で基板加熱用ヒータを兼ねた高周波電極１８
と対向電極１９との間で生起される。第二真空室３２は
高周波電極１８及び１９で構成される反応領域と各導電
型層形成温度変更時の温度調整用ヒータ讃、３５から成
る基板加熱領域とで構成される。基板加熱領域を設置す
ることによって、例えば第一真空室で１００〜１５０℃
に熱せられた基板１の上にｎ層膜３の形成を終了したト
レイは直ちに第二真空室３２の反応領域には移送されず
、一旦基板加熱領域内に送られヒータ３４によって所望
のｉ層最適形成温度１５０〜２５０℃に調整後反応領域
に送られ、１層膜形成が行われる。１層膜形成後他方の
基板加熱領域に送られ温度調整用ヒータ３５で再びｎ層
最適形成温度１００〜１５０℃に調整後第三真空室おに
移送されｎ層膜の形成が行われる。この予熱領域は第一
真空室３１、第三真空室おにあってもよいが本実施例に
い。
第４図は第３図の実施例の変形例を示すものであり、第
３図と異なる点は第３図において反応領域と同一真空室
内に設置した基板加熱領域を独立した真空室４１ 、４
２内に収納した点にある。この結果第３図の構造におい
て可能性のある反応領域からのプラズマの影響を完全に
回避できる利点がある。しかも両実施例に共通した利点
として、一定のサイクルタイムでかつ短時間に膜形成を
実行すべき量産装置へ応用した場合でも基板加熱過程が
膜形成過程とは別過程でしかも並行して実行できるため
サイクルタイム内に厳密な温度制御が可能となる。
３図と異なる点は第３図において反応領域と同一真空室
内に設置した基板加熱領域を独立した真空室４１ 、４
２内に収納した点にある。この結果第３図の構造におい
て可能性のある反応領域からのプラズマの影響を完全に
回避できる利点がある。しかも両実施例に共通した利点
として、一定のサイクルタイムでかつ短時間に膜形成を
実行すべき量産装置へ応用した場合でも基板加熱過程が
膜形成過程とは別過程でしかも並行して実行できるため
サイクルタイム内に厳密な温度制御が可能となる。
本発明によれば、光起電力素子の各非晶質半導体層形成
過程において各層形成用の反応領域間にこれとは独立し
て基板加熱領域を設置したことにいう効果がある。
過程において各層形成用の反応領域間にこれとは独立し
て基板加熱領域を設置したことにいう効果がある。
本発明は、い首まで説明した三層構造のｐｉｎ押、素子
の形成だけではなく、あらゆる構造、層数
の形成だけではなく、あらゆる構造、層数
第１図は本発明による装置で製造される素子の一例であ
る太陽電池の断面図、第２図は公知の太陽電池製造装置
の側断面図、第３図は本発明による装置の一実施例の側
断面図、第４図は異なる実施例の側断面図である。 ｌ・・・基板、３・・・ｐ層膜、４・・・ｉ層膜、５・
・・ｎ層膜、１６・・・排気装置、１７・・・ガス導入
バルブ、１８・・・高周波電極、１９・・・対向電極、
３１，３２．３３・・・真空反応室、３４ 、３５・
・・温度調整用ヒータ、４１ 、４２・・・基板加熱室
。 Ｔ １ 口 ２ｒｎ
る太陽電池の断面図、第２図は公知の太陽電池製造装置
の側断面図、第３図は本発明による装置の一実施例の側
断面図、第４図は異なる実施例の側断面図である。 ｌ・・・基板、３・・・ｐ層膜、４・・・ｉ層膜、５・
・・ｎ層膜、１６・・・排気装置、１７・・・ガス導入
バルブ、１８・・・高周波電極、１９・・・対向電極、
３１，３２．３３・・・真空反応室、３４ 、３５・
・・温度調整用ヒータ、４１ 、４２・・・基板加熱室
。 Ｔ １ 口 ２ｒｎ
Claims (1)
- 【特許請求の範囲】 １）−列に配置された複数の反応領域内に通過する基板
上に、各反応領域においてそれぞれ所定の反応条件によ
る異なる性質の非晶質半導体層を順次生成するものにお
いて、所定の基板温度の異なる反応領域間に基板を次に
通過すべき反応領域に対する所定の基板温度にするため
だけの加熱だけを行う領域が備えられたことを特徴とす
る非晶質半導体素子製造装置。 ソ）特許請求範囲第１項記載の製造装置において、反応
領域と基板加熱領域が同一真空室内に設置されたことを
特徴とする非晶質半導体素子製造装置。 ３）特許請求範囲第１項記載の製造装置において、基板
加熱領域が反応領域を有する真空室とは独立した真空室
内に設置されたことを特徴とする非晶質半導体素子製造
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58074908A JPS59201412A (ja) | 1983-04-30 | 1983-04-30 | 非晶質半導体素子製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58074908A JPS59201412A (ja) | 1983-04-30 | 1983-04-30 | 非晶質半導体素子製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201412A true JPS59201412A (ja) | 1984-11-15 |
Family
ID=13560952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58074908A Pending JPS59201412A (ja) | 1983-04-30 | 1983-04-30 | 非晶質半導体素子製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270233A (ja) * | 1988-04-20 | 1989-10-27 | Fujitsu Ltd | 半導体装置製造用ｃｖｄ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850733A (ja) * | 1981-09-21 | 1983-03-25 | Fuji Electric Corp Res & Dev Ltd | 太陽電池用薄膜量産装置 |
| JPS5870524A (ja) * | 1981-09-28 | 1983-04-27 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | 基板上に本体材料をデポジツトする方法及びシステム |
-
1983
- 1983-04-30 JP JP58074908A patent/JPS59201412A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850733A (ja) * | 1981-09-21 | 1983-03-25 | Fuji Electric Corp Res & Dev Ltd | 太陽電池用薄膜量産装置 |
| JPS5870524A (ja) * | 1981-09-28 | 1983-04-27 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | 基板上に本体材料をデポジツトする方法及びシステム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270233A (ja) * | 1988-04-20 | 1989-10-27 | Fujitsu Ltd | 半導体装置製造用ｃｖｄ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3581388B2 (ja) | 均一性が向上した堆積ポリシリコン膜と、そのための装置 | |
| JP2588388B2 (ja) | 被膜作製方法 | |
| GB2043042A (en) | Production of semiconductor bodies made of amorphous silicon | |
| JP2000012465A (ja) | シリコン膜の形成方法及び太陽電池の製造方法 | |
| JPS62139876A (ja) | 堆積膜形成法 | |
| JP4496401B2 (ja) | プラズマｃｖｄ装置および太陽電池の製造方法 | |
| JPS642193B2 (ja) | ||
| JP2009272428A (ja) | 反射防止膜成膜方法および反射防止膜成膜装置 | |
| JPS59208791A (ja) | 光電変換素子製造装置 | |
| JPS61239677A (ja) | フォトセンサアレイの製造方法 | |
| KR20100044158A (ko) | 태양 전지를 위한 반사방지층 또는 패시베이션층을 제조하기 위한 방법 및 장치 | |
| JPH0366819B2 (ja) | ||
| JPH0651908B2 (ja) | 薄膜多層構造の形成方法 | |
| JPH08195348A (ja) | 半導体装置製造装置 | |
| JP2562686B2 (ja) | プラズマ処理装置 | |
| JPH0645895B2 (ja) | 堆積膜形成装置 | |
| JP3049203B2 (ja) | 半導体薄膜の形成装置 | |
| JPH09213636A (ja) | 薄膜形成装置 | |
| JPS62158872A (ja) | 薄膜多層構造の形成方法 | |
| JP2977686B2 (ja) | 光起電力装置の製造方法及びその製造装置 | |
| JPH0436448B2 (ja) | ||
| JPS63234513A (ja) | 堆積膜形成法 | |
| JP2547728B2 (ja) | 堆積膜形成装置 | |
| JPS61110772A (ja) | 多層薄膜形成装置 | |
| JPH0340500B2 (ja) |