JPS59201547A - 信号フレ−ム割込送出回路 - Google Patents
信号フレ−ム割込送出回路Info
- Publication number
- JPS59201547A JPS59201547A JP58075468A JP7546883A JPS59201547A JP S59201547 A JPS59201547 A JP S59201547A JP 58075468 A JP58075468 A JP 58075468A JP 7546883 A JP7546883 A JP 7546883A JP S59201547 A JPS59201547 A JP S59201547A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- counter
- circuit
- signal frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動車電話基地局ｔｌ′Ｉ制御埃對等の信号送
出回路に関する。
出回路に関する。
従来は移動機に対し、信号フレームを定められたパター
ンで連続して送出している場合に、新たな信号フレーム
を割込１せるときはそのノくターン連続の中断を余儀な
くされた。
ンで連続して送出している場合に、新たな信号フレーム
を割込１せるときはそのノくターン連続の中断を余儀な
くされた。
本発明の目的は定められたノくターンで被数の信号フレ
ームを連続して送出しているときそのパターンの連続を
中断することなく、随時、刃１」な信号フレームを割込
ませて送信できる信号フレーム割込送出回路を提供する
ことにある。
ームを連続して送出しているときそのパターンの連続を
中断することなく、随時、刃１」な信号フレームを割込
ませて送信できる信号フレーム割込送出回路を提供する
ことにある。
前記目的を達成するために本発明によるイ言号フレーム
割込送出回路は定められたビット数の２進データの連続
を一組の信号フレームとし、フレーム単位でデータをシ
リアルに送出する回路において、複数個の送信信号ゲー
トと、送信信号のフレームに同期したパルスを発生する
フレームカウンタと、前記パルスにより順に前記送信信
号ゲートを開くためのリングカウンタと、このリングカ
ウンタのリセット端子およびクロック端子へ接続される
ゲート回路とからなり、前記リングカウンタの出力線と
新たな信号フレーム送出要求の存在を示す割込線との論
理値の組合せにより、前記ゲート回路を開閉し、前記リ
ングカウンタのリセットおよびクロック端子へのパルス
の入力制御を行うことにより、一定のパターンで値数の
信号フレームを連続送出中に、新たな信号フレーム送出
の要求があったとき一連のパターンを中断することなく
パターンの切れ目に新たな信号フレームを割込ませて送
信できるように構成しである。
割込送出回路は定められたビット数の２進データの連続
を一組の信号フレームとし、フレーム単位でデータをシ
リアルに送出する回路において、複数個の送信信号ゲー
トと、送信信号のフレームに同期したパルスを発生する
フレームカウンタと、前記パルスにより順に前記送信信
号ゲートを開くためのリングカウンタと、このリングカ
ウンタのリセット端子およびクロック端子へ接続される
ゲート回路とからなり、前記リングカウンタの出力線と
新たな信号フレーム送出要求の存在を示す割込線との論
理値の組合せにより、前記ゲート回路を開閉し、前記リ
ングカウンタのリセットおよびクロック端子へのパルス
の入力制御を行うことにより、一定のパターンで値数の
信号フレームを連続送出中に、新たな信号フレーム送出
の要求があったとき一連のパターンを中断することなく
パターンの切れ目に新たな信号フレームを割込ませて送
信できるように構成しである。
以下、図面を参照して本発明をさらに詳しく説明する。
第１図は本発明による信号フレーム割込送出回路の実施
例を示す回路図である。第２図、第３図は回路の動作の
様子を示すタイムチャートである。各図においてフレー
ム１，２．３およびフレームＣは定められたｂｉｔ数の
２進データの連続であり、信号はフレームを単位として
送信される。第１図においてフレームカウンタ１はデー
タの送信タイミングに同期しており、１つのフレームの
送信開始と同時に１個のパルスを発生スる。パルスの幅
はデータの１ビツトの長さより狭くなっている。リング
カウンタ２はＣＫｉ子入力の立上りにより第２図に示す
ように出力状態が変化する。またＲＭ子に” Ｈ”レベ
ルを与えることにより初期状態に戻り、出力ＯがＨ＃に
、他の出力は“Ｌ’になる。ＯＲはフレームＣ（ＦＣ）
の送出要求が生じた時に“Ｈ”になる。
例を示す回路図である。第２図、第３図は回路の動作の
様子を示すタイムチャートである。各図においてフレー
ム１，２．３およびフレームＣは定められたｂｉｔ数の
２進データの連続であり、信号はフレームを単位として
送信される。第１図においてフレームカウンタ１はデー
タの送信タイミングに同期しており、１つのフレームの
送信開始と同時に１個のパルスを発生スる。パルスの幅
はデータの１ビツトの長さより狭くなっている。リング
カウンタ２はＣＫｉ子入力の立上りにより第２図に示す
ように出力状態が変化する。またＲＭ子に” Ｈ”レベ
ルを与えることにより初期状態に戻り、出力ＯがＨ＃に
、他の出力は“Ｌ’になる。ＯＲはフレームＣ（ＦＣ）
の送出要求が生じた時に“Ｈ”になる。
通常のフレームＣの送出要求がない状態ではＯＲが°Ｉ
Ｉ、 Ｈでありゲート６の出力が＠ Ｈ、Ｈ、ゲート
５が開となるためフレームカウンタ１の出力パルスがリ
ングカウンタ２のＯＫｍ子に入力され、リングカウンタ
２の” Ｈ”レベル出力の状態が０→１→２→０と順に
変化することによりゲー） （１） ９〜ゲー１−（３
）１１が開いて第２図に示スヨウにフレーム１ （Ｆｌ
）〜フレーム３（Ｆ３）がくり返し送出されている。Ｏ
ＲがＬ”であるのでリングカウンタ２の出力２がＨ”に
なるとフリップフロップ４がセットされ、そのＱ出力が
′Ｈ”となるため、次のフレームカウンタ１のパルスが
出力されたとき、ゲート７はＨ”となり、リングカウン
タ２がリセットされ、０の状態に戻る。
Ｉ、 Ｈでありゲート６の出力が＠ Ｈ、Ｈ、ゲート
５が開となるためフレームカウンタ１の出力パルスがリ
ングカウンタ２のＯＫｍ子に入力され、リングカウンタ
２の” Ｈ”レベル出力の状態が０→１→２→０と順に
変化することによりゲー） （１） ９〜ゲー１−（３
）１１が開いて第２図に示スヨウにフレーム１ （Ｆｌ
）〜フレーム３（Ｆ３）がくり返し送出されている。Ｏ
ＲがＬ”であるのでリングカウンタ２の出力２がＨ”に
なるとフリップフロップ４がセットされ、そのＱ出力が
′Ｈ”となるため、次のフレームカウンタ１のパルスが
出力されたとき、ゲート７はＨ”となり、リングカウン
タ２がリセットされ、０の状態に戻る。
したがってＯＲがＬ”のときはリングカウンタ２の出力
３がパＨ＃になることはなく、ゲー）（４）１２は閉じ
たままである。
３がパＨ＃になることはなく、ゲー）（４）１２は閉じ
たままである。
今、第３図に示すようにＦ２送出中にＦＯ送出要求が発
生し、ＯＲがＩＩ Ｈ＃になったとする。
生し、ＯＲがＩＩ Ｈ＃になったとする。
ゲート８の出力はｔｔ Ｌ ｎとなり、ゲート７の出力
は”Ｌ’に抑えられるためリングカウンタ２け出力２が
ｔｔ Ｈｔｒになってもリセットされず、次のＯＫ大入
力より出力３がＨ＃になる。これによ抄ゲート（４）１
２が開き、ＦＣの送出が行われる。この状態では出力３
の°゛Ｈ″によりフリップフロップ３のＱ出力がｔ Ｈ
ｎとなるためゲート６の出力が”Ｌ”、Ｌ、たがってゲ
ート５の閉によってリングカウンタ２のクロック入力が
ディスエーブルされるため、カウンタが進行せずゲー）
（４）１２の聞込た状態が保たれ、任意の長さのＦＯ送
出が可能となる。ＦＯ送出要求が終了し、ＯＲが′Ｌ″
になれば、フレームカウンタ１に同期して再びＦｌ−Ｆ
３が送出される。
は”Ｌ’に抑えられるためリングカウンタ２け出力２が
ｔｔ Ｈｔｒになってもリセットされず、次のＯＫ大入
力より出力３がＨ＃になる。これによ抄ゲート（４）１
２が開き、ＦＣの送出が行われる。この状態では出力３
の°゛Ｈ″によりフリップフロップ３のＱ出力がｔ Ｈ
ｎとなるためゲート６の出力が”Ｌ”、Ｌ、たがってゲ
ート５の閉によってリングカウンタ２のクロック入力が
ディスエーブルされるため、カウンタが進行せずゲー）
（４）１２の聞込た状態が保たれ、任意の長さのＦＯ送
出が可能となる。ＦＯ送出要求が終了し、ＯＲが′Ｌ″
になれば、フレームカウンタ１に同期して再びＦｌ−Ｆ
３が送出される。
以上、詳しく説明したように本発明によればリングカウ
ンタの出力を用いてカウンタに与えるクロックパルスの
ゲートを開閉し、またカウンタのリセットを行うことに
より、一定ノくターンで連続的にデータを送信している
ときにもとのパターンを破壊することなく別な信号を割
込ませて送信することができる。
ンタの出力を用いてカウンタに与えるクロックパルスの
ゲートを開閉し、またカウンタのリセットを行うことに
より、一定ノくターンで連続的にデータを送信している
ときにもとのパターンを破壊することなく別な信号を割
込ませて送信することができる。
【図面の簡単な説明】
第１図は本発明による信号フレーム割込送出回路の実施
例を示す回路図、第２図は通常のデータ送信状態を示す
タイムチャート、第３図はフレームＣの送出要求時のタ
イムチャートである。 １・・・フレームカウンタ ２・・・リングカウンタ ３．４・・・フリップフロップ ５〜８・・・ゲート回路 ９〜１３・・・送信信号ゲート 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
例を示す回路図、第２図は通常のデータ送信状態を示す
タイムチャート、第３図はフレームＣの送出要求時のタ
イムチャートである。 １・・・フレームカウンタ ２・・・リングカウンタ ３．４・・・フリップフロップ ５〜８・・・ゲート回路 ９〜１３・・・送信信号ゲート 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 定められたピッ１４７の２進データの連続を一組のは号
フレームとし、フレーム単位でデータをシリアルに送出
する回路において、複数個の送信信号ゲートと、送信信
号のフレームに同期したパルスを発生するフレームカウ
ンタと、前記パルスにより順に前記送信信号ゲートを開
くためのリングカウンタと、このリングカウンタのりセ
ラＦ ’４子およびクロック端子へ接続されるゲート回
１＠とからなり、前記リングカウンタの出力線と新たな
信号フレーム送出要求の存在を示す割込線との論理値の
組合せにより、前記ゲート回路を開閉し、前記リングカ
ウンタのリセットおよびクロック端子へのパルスの入力
制御卸を行うことにより、一定のパターンで複数の信号
フレームを連続送出中に、新たな信号フレーム送出の要
求があったとき、一連のノくターンを中断することなく
ノくターンの切れ口に新たな信号フレームを割込ませて
送信できるように構成したことを特徴とする信号フレー
ム割込送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075468A JPS59201547A (ja) | 1983-04-28 | 1983-04-28 | 信号フレ−ム割込送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075468A JPS59201547A (ja) | 1983-04-28 | 1983-04-28 | 信号フレ−ム割込送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59201547A true JPS59201547A (ja) | 1984-11-15 |
| JPH0223104B2 JPH0223104B2 (ja) | 1990-05-22 |
Family
ID=13577167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075468A Granted JPS59201547A (ja) | 1983-04-28 | 1983-04-28 | 信号フレ−ム割込送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09168024A (ja) * | 1995-12-14 | 1997-06-24 | Chino Corp | データ信号受信装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425302U (ja) * | 1990-06-25 | 1992-02-28 |
-
1983
- 1983-04-28 JP JP58075468A patent/JPS59201547A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09168024A (ja) * | 1995-12-14 | 1997-06-24 | Chino Corp | データ信号受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223104B2 (ja) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3732543A (en) | Loop switching teleprocessing method and system using switching interface | |
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| JPS63288537A (ja) | 通信装置 | |
| US4509164A (en) | Microprocessor based digital to digital converting dataset | |
| JPS59201547A (ja) | 信号フレ−ム割込送出回路 | |
| US4109209A (en) | Pulse staggering circuit | |
| EP0227145A1 (en) | Supervision circuit for a non-encoded binary bit stream | |
| US3571512A (en) | Interrupt circuit for use in a duplex control circuit | |
| US3576570A (en) | Synchronous timing scheme for a data processing system | |
| US3878510A (en) | Addressable switch with variable interval blinding | |
| KR100457344B1 (ko) | 프레임 전송 제어기능을 갖는 이더넷 인터페이스 장치 | |
| JPH0365063B2 (ja) | ||
| JPH0611147B2 (ja) | ノイズ除去回路 | |
| JPH0294841A (ja) | スクランブル化符号のデータ伝送方式 | |
| JPH05347651A (ja) | データフレーム間の休止時間設定回路 | |
| JPS61103341A (ja) | 通信制御装置 | |
| SU1481791A1 (ru) | Устройство дл моделировани систем передачи и обработки информации | |
| JPH02164134A (ja) | パリティカウント回路 | |
| GB1567308A (en) | Data transmission systems | |
| JPH0468633A (ja) | 二次データチャネル伝送方式 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| SU1488827A1 (ru) | Устройство для моделирования систем передачи и обработки информации | |
| JP2536650B2 (ja) | 同期指示回路 | |
| JPS6029259B2 (ja) | 送受話切換信号発生回路 | |
| JPS59211354A (ja) | デ−タ交換装置 |