JPS59202652A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59202652A JPS59202652A JP58076951A JP7695183A JPS59202652A JP S59202652 A JPS59202652 A JP S59202652A JP 58076951 A JP58076951 A JP 58076951A JP 7695183 A JP7695183 A JP 7695183A JP S59202652 A JPS59202652 A JP S59202652A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- semiconductor devices
- lead
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、リードフレーム一枚につき複数個の樹脂封
止半導体装置を形成し、特性検査後印字する半導体装置
の製造方法に関する。
止半導体装置を形成し、特性検査後印字する半導体装置
の製造方法に関する。
従来のこの種の半導体装置の製造方法は、一枚のリード
フレームに複数個の半導体素子をダイボンドし、ワイヤ
ボンド後、各半導体素子部を樹脂注型封止する各工程に
より複数個の樹脂封止半導体装置を形成し、リードフレ
ームから各半導体装置を切離し個々にしていた。これら
個々の半導体装置をそれぞれ電気特性の検査を行ない、
その品名、特性等の表示を個々に印字する方法がとられ
ていた。
フレームに複数個の半導体素子をダイボンドし、ワイヤ
ボンド後、各半導体素子部を樹脂注型封止する各工程に
より複数個の樹脂封止半導体装置を形成し、リードフレ
ームから各半導体装置を切離し個々にしていた。これら
個々の半導体装置をそれぞれ電気特性の検査を行ない、
その品名、特性等の表示を個々に印字する方法がとられ
ていた。
符に、トランジスタなど、電気特性検査後、その検査結
果により異なる表示の印字を必要とする半導体装置につ
いては、上記従来の方法がとられてきた。
果により異なる表示の印字を必要とする半導体装置につ
いては、上記従来の方法がとられてきた。
この従来の半導体装置の製造方法は、長い間利用されて
きて、改良も加えられ自動化が進められており、すぐれ
た方法として実績をもっている。
きて、改良も加えられ自動化が進められており、すぐれ
た方法として実績をもっている。
しかし、上記従来の方法では、個々の半導体装置はそれ
ぞれ特性が異なるものとの考えから、１個宛ばらばらの
状態で電気特性の検査をし、その特性の印字をしており
、次のような欠点があった０まず、非常に小さい半導体
装置を多数個別々の状態で取扱い処理するため、人為的
１機械的な取扱いの誤りによる検査の誤り、あるいは印
字の誤りがある程度避けられなかった。
ぞれ特性が異なるものとの考えから、１個宛ばらばらの
状態で電気特性の検査をし、その特性の印字をしており
、次のような欠点があった０まず、非常に小さい半導体
装置を多数個別々の状態で取扱い処理するため、人為的
１機械的な取扱いの誤りによる検査の誤り、あるいは印
字の誤りがある程度避けられなかった。
また、各半導体装置は個々のばらばらでの取扱いである
ため、電気特性検査、印字等で部品整列供給機にかける
ことが多いが、これにより半導体装置の汚損が避けられ
ないことである。特に、リードの汚損は半導体装置を実
装する際のはんだ付けに、致命的な悪影響を及ぼす。
ため、電気特性検査、印字等で部品整列供給機にかける
ことが多いが、これにより半導体装置の汚損が避けられ
ないことである。特に、リードの汚損は半導体装置を実
装する際のはんだ付けに、致命的な悪影響を及ぼす。
さらに、半導体装置を各個ばらばらで取扱うのに、電気
特性検査から印字まで、各半導体装置の横移動が必要と
なり、工程仕掛り品が多数量となり、結果として半導体
装置の製造原価が高価になっていた。
特性検査から印字まで、各半導体装置の横移動が必要と
なり、工程仕掛り品が多数量となり、結果として半導体
装置の製造原価が高価になっていた。
この発明は、上記従来の製造方法の欠点を解消するため
になされたもので、リードフレーム上に樹脂封止成形さ
れた複数個の半導体装置を、それぞれ一部のリード部の
先端を切断し残りのリード部によりリードフレームにつ
ながった状態で、各半導体装置の電気特性検査をし、検
査結果を記憶装置に入れ、演算機により演算し、表示す
る特性を決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して後、リ
ードフレームから切離すようにし、複数個の半導体装置
がフレーム単位として、電気特性検査、不良品除去及び
表示印字が一連に行なえ、検査誤りや印字誤りをなくし
、リードの汚損がなく、仕掛り品数を少なくし、生産性
を向上した、半導体装置の製造方法を提供することを目
的としている。
になされたもので、リードフレーム上に樹脂封止成形さ
れた複数個の半導体装置を、それぞれ一部のリード部の
先端を切断し残りのリード部によりリードフレームにつ
ながった状態で、各半導体装置の電気特性検査をし、検
査結果を記憶装置に入れ、演算機により演算し、表示す
る特性を決定し、特性外れ品をリードフレームから除去
し、他の各半導体装置に特性表示の印字を施して後、リ
ードフレームから切離すようにし、複数個の半導体装置
がフレーム単位として、電気特性検査、不良品除去及び
表示印字が一連に行なえ、検査誤りや印字誤りをなくし
、リードの汚損がなく、仕掛り品数を少なくし、生産性
を向上した、半導体装置の製造方法を提供することを目
的としている。
以下、この発明の一実施例による半導体装置の製造方法
を、トランジスタへ適用した場合について、図により説
明する。第１図はトランジスタの製造方法を工程順に示
す説明図である。第１図（ａ）のように、リードフレー
ム（１）の各ダイパッド（図示は略す）に半導体素子（
４）をダイボンドし、各リード部（３）とワイヤボンド
する。これら各半導体素子（４）部を樹脂注型による樹
脂封止体（５）の成形により封止する。（２）、 （３
）はリードフレーム（１）と一体に打抜き形成されてあ
り半導体素子（４）に接続された各リード部である。こ
うして、リードフレーム（１）上〃複数個の半導体装置
（６）が形成される。
を、トランジスタへ適用した場合について、図により説
明する。第１図はトランジスタの製造方法を工程順に示
す説明図である。第１図（ａ）のように、リードフレー
ム（１）の各ダイパッド（図示は略す）に半導体素子（
４）をダイボンドし、各リード部（３）とワイヤボンド
する。これら各半導体素子（４）部を樹脂注型による樹
脂封止体（５）の成形により封止する。（２）、 （３
）はリードフレーム（１）と一体に打抜き形成されてあ
り半導体素子（４）に接続された各リード部である。こ
うして、リードフレーム（１）上〃複数個の半導体装置
（６）が形成される。
つづいて、第１図（ｂ）に示すように、リード部（２）
はその捷まにし、他のリード部（３）の先端をリードフ
レーム（１）から切断し、リード（３ａ）となる。
はその捷まにし、他のリード部（３）の先端をリードフ
レーム（１）から切断し、リード（３ａ）となる。
次に、第１図（Ｃ）のように、検査器（図示しない）の
各接触端子（７）を各リード（３ａ）及び共通のリード
フレーム（１）に当て、半導体装置（６）の電気特性検
査をする。こうして、全部の半導体装置（６）について
特性検査を行なう。
各接触端子（７）を各リード（３ａ）及び共通のリード
フレーム（１）に当て、半導体装置（６）の電気特性検
査をする。こうして、全部の半導体装置（６）について
特性検査を行なう。
その検査結果に基づき、第１図（ｄ）に示すように、特
性不良の半導体装置（６）は除去し、他は特性表示を印
字する。（８）は除去部を示し、（９）は表示印である
。ここで、同一リードフレーム（１）に形成された各半
導体装置（６）は、同一特性表示がされるように工夫さ
れている（詳細は後述）０ 次に、各リード部（２）の先端をリードフレーム（１）
から切断すると、第１図（、）のように各分離された樹
脂封止半導体装置（トランジスタ）（６）が完成する。
性不良の半導体装置（６）は除去し、他は特性表示を印
字する。（８）は除去部を示し、（９）は表示印である
。ここで、同一リードフレーム（１）に形成された各半
導体装置（６）は、同一特性表示がされるように工夫さ
れている（詳細は後述）０ 次に、各リード部（２）の先端をリードフレーム（１）
から切断すると、第１図（、）のように各分離された樹
脂封止半導体装置（トランジスタ）（６）が完成する。
（２ａ）はリードである。
上記のように、この発明の製造方法では、一枚のリード
フレーム（１）に形成された半導体装置（６）群は、同
一特性として分離することなく、あたかも単一の半導体
装置のように取扱い、印字工程まで処理することを要点
とするものである。
フレーム（１）に形成された半導体装置（６）群は、同
一特性として分離することなく、あたかも単一の半導体
装置のように取扱い、印字工程まで処理することを要点
とするものである。
この発明の方法により、一枚のリードフレーム〔１）に
形成された半導体装＃（６）群を分離することなく、同
一特性として処理できることを、次に説明する。
形成された半導体装＃（６）群を分離することなく、同
一特性として処理できることを、次に説明する。
第２図（ａ） ｈ半導体ウェーハの平面図である。半導
体ウェーハαＯには、半導体素子が数千〜致方個形成さ
れである。半導体ウェーハαＯのＡ部の拡大図を第２図
（ｂ）に示す。（４）は多数個形成された半導体素子で
あり、ダイカットされて個々に分離され、それぞれリー
ドフレーム（１）に装着されることになる０ このウェーハαＯにおける半導体素子（４）の特性分布
を、第３図（ａ）に棒グラフで示す。ここで、横軸は特
性、縦軸は度数である。このように、ウェーハαＯ全体
では特性分布は、比較的大きな広がりを示す場合が多い
。この分布を適当な位置で級別けし、同一電気特性の級
が決定される。図中、Ｅ。
体ウェーハαＯには、半導体素子が数千〜致方個形成さ
れである。半導体ウェーハαＯのＡ部の拡大図を第２図
（ｂ）に示す。（４）は多数個形成された半導体素子で
あり、ダイカットされて個々に分離され、それぞれリー
ドフレーム（１）に装着されることになる０ このウェーハαＯにおける半導体素子（４）の特性分布
を、第３図（ａ）に棒グラフで示す。ここで、横軸は特
性、縦軸は度数である。このように、ウェーハαＯ全体
では特性分布は、比較的大きな広がりを示す場合が多い
。この分布を適当な位置で級別けし、同一電気特性の級
が決定される。図中、Ｅ。
？、Ｇは特性の級を表示するカテゴリである。このとき
、缶縁のカテゴリの境界には、若干の重複部分Ｈが設け
られるのが通例である。このように、ウェーハαＯ全体
では、同一電気特性にすることはできないものである。
、缶縁のカテゴリの境界には、若干の重複部分Ｈが設け
られるのが通例である。このように、ウェーハαＯ全体
では、同一電気特性にすることはできないものである。
ここで、発明者らは、このような大きな広がりの特性分
布をもつウェー７１でも、そのうちの小さい範囲内に限
定すれば、はぼ同一特性であることに着目したのである
。例えば、第２図（ｂ）に示す太線点線で囲まれた部分
の電気特性分布は、第３図（ｂ）に示すように、非常に
狭い特性分布を示すものである。半導体装置の組立工程
は、高度に自動化されており、ウエーノ１αυ内の半導
体素子（４）はリードフレーム（１）に取付けられるの
に、ウエーノ５ＱＯ９内に列んでいた状態の順序で順次
取付けられるので、一枚のリードフレーム（１）に取付
けられる数十個の半導体素子（４）は、同一ウェーハ（
Ｈｊ内の非常に狭い範囲にあったものとなる。これによ
り、はぼ同一電気特性をもつ半導体装置群が、一枚のリ
ードフレーム（１）に形成できることが明らかになった
。
布をもつウェー７１でも、そのうちの小さい範囲内に限
定すれば、はぼ同一特性であることに着目したのである
。例えば、第２図（ｂ）に示す太線点線で囲まれた部分
の電気特性分布は、第３図（ｂ）に示すように、非常に
狭い特性分布を示すものである。半導体装置の組立工程
は、高度に自動化されており、ウエーノ１αυ内の半導
体素子（４）はリードフレーム（１）に取付けられるの
に、ウエーノ５ＱＯ９内に列んでいた状態の順序で順次
取付けられるので、一枚のリードフレーム（１）に取付
けられる数十個の半導体素子（４）は、同一ウェーハ（
Ｈｊ内の非常に狭い範囲にあったものとなる。これによ
り、はぼ同一電気特性をもつ半導体装置群が、一枚のリ
ードフレーム（１）に形成できることが明らかになった
。
このように、はぼ同一の電気特性をもつ複数個からなる
半導体装置の群が形成された一枚のリードフレーム（１
）につき、同一電気特性を有するものとして処理する際
の、情報処理システムについて説明する。
半導体装置の群が形成された一枚のリードフレーム（１
）につき、同一電気特性を有するものとして処理する際
の、情報処理システムについて説明する。
この情報処理システムを第４図に基本構成図で示し、電
気特性検査機（イ）、特性外れ品除去機α３゜特性表示
印字機０４）、電子計算機を用いた制御及び演Ｋｌ！Ｑ
！９と記憶装置００から構成されている。リードフレー
ム〔１）上の各半導体装置（６）を電気特性検査機０９
により特性検査をし、検査結果は制御機αＱを通じて記
憶装置αＯに記憶される。このようにして、リードフレ
ーム（１）一枚分の電気特性検査が完了し、複数個の半
導体装置（６）の群の特性結果が記憶されると、次に、
このリードフレーム（１）一枚分の記憶情報が演算機α
９により決定される。つづいて、この演算結果に基づき
、このリードフレーム（１）の分の表示すべき特性が決
定され、特性表示内容が特性表示印字機α→に伝達され
る。同時に、決定された表示特性に合致しない半導体装
置（６）の順番が特性外れ品除去機α３に伝達される。
気特性検査機（イ）、特性外れ品除去機α３゜特性表示
印字機０４）、電子計算機を用いた制御及び演Ｋｌ！Ｑ
！９と記憶装置００から構成されている。リードフレー
ム〔１）上の各半導体装置（６）を電気特性検査機０９
により特性検査をし、検査結果は制御機αＱを通じて記
憶装置αＯに記憶される。このようにして、リードフレ
ーム（１）一枚分の電気特性検査が完了し、複数個の半
導体装置（６）の群の特性結果が記憶されると、次に、
このリードフレーム（１）一枚分の記憶情報が演算機α
９により決定される。つづいて、この演算結果に基づき
、このリードフレーム（１）の分の表示すべき特性が決
定され、特性表示内容が特性表示印字機α→に伝達され
る。同時に、決定された表示特性に合致しない半導体装
置（６）の順番が特性外れ品除去機α３に伝達される。
この伝達内容に従い、特性外れ品除去機α９は除去すべ
き順番の半導体装＃（６）をリードフレーム（１）から
除去し、特性表示印字機０滲はリードフレーム（１）に
残っている各半導体装置（６）に、表示内容の印字を施
す。
き順番の半導体装＃（６）をリードフレーム（１）から
除去し、特性表示印字機０滲はリードフレーム（１）に
残っている各半導体装置（６）に、表示内容の印字を施
す。
上記情報処理システムにより、一枚のリードフレーム（
１）に形成されである半導体装置（６）群が、同一特性
を有する群として処理されていくようにしている。
１）に形成されである半導体装置（６）群が、同一特性
を有する群として処理されていくようにしている。
次に、電気特性検査結果の演算及び表示内容決定の方法
について説明する。この場合、半導体装置（６）群が第
３図（、）に示したカテゴＩＪＦ、、Ｆ、Ｇのいづれか
に十分入っていれば、そのカテゴリ表示内容をもって、
その半導体装置（６）群の表示内容となるので問題はな
い。問題となる、双方のカテゴリの重複部分にある場合
を、一枚のリードフレーム（１）に形成された半導体装
置（６）群の特性分布が、カテゴＩＪＥ、Ｆの境界にあ
る場合につき例にとって説明する。
について説明する。この場合、半導体装置（６）群が第
３図（、）に示したカテゴＩＪＦ、、Ｆ、Ｇのいづれか
に十分入っていれば、そのカテゴリ表示内容をもって、
その半導体装置（６）群の表示内容となるので問題はな
い。問題となる、双方のカテゴリの重複部分にある場合
を、一枚のリードフレーム（１）に形成された半導体装
置（６）群の特性分布が、カテゴＩＪＥ、Ｆの境界にあ
る場合につき例にとって説明する。
一枚のリードフレーム（１）にｎ個の半導体装置（６）
からなる群があるとし、その電気特性をｘｌ（ｉ＝１゜
２．３−−−ｎ）とし、第５図に示す電気特性のカテゴ
リ図に基いて説明する。第１カテゴリをＥ、第２カテゴ
リをＦとすると、それぞれのカテゴリを決定するＸの範
囲は、次のようになっている。
からなる群があるとし、その電気特性をｘｌ（ｉ＝１゜
２．３−−−ｎ）とし、第５図に示す電気特性のカテゴ
リ図に基いて説明する。第１カテゴリをＥ、第２カテゴ
リをＦとすると、それぞれのカテゴリを決定するＸの範
囲は、次のようになっている。
すなわち、特性をＸで代表すると、カテゴリＥは、ａ、
≦Ｘ≦ｂ１．カテゴリＦｉ”ｉａ２≦Ｘ≦ｂ２である。
≦Ｘ≦ｂ１．カテゴリＦｉ”ｉａ２≦Ｘ≦ｂ２である。
一枚のリードフレーム（１）の半導体装Ｉｆ （６）群
の特性表示であるカテゴリを決定する第１の方法は、特
性分布の平均値による方法である。すなわち、ｘｌの平
均値をマとすると ｘ ＝ １／ｎ （ｘ、＋ｘ２＋ｘ３＋−−− 十ｘ
）がカテゴリＢ２に近いか、Ｆに近いかで決定する方法
である。厳密に述べるなら Ｘ≦（ａ ２ ＋ｂ ｒ ） ／ ２ の場合、カテ
ゴリＥｘ ） （ａｚ ＋ｂ１） ／ ２ の場合、
カテゴリＦと、一枚のリードフレーム（１）の分のカテ
ゴリを決定する方法である。こうして、一枚のリードフ
レーム（１）の分のカテゴリを決定した後は、そのカテ
ゴリに入らない半導体装置（６）は不良として除去する
。例えば、カテゴリＥと決定した場合、Ｘ□〉ｂｌ（ｉ
＝１．２．−−− ｎ ）は不良とするのである。
の特性表示であるカテゴリを決定する第１の方法は、特
性分布の平均値による方法である。すなわち、ｘｌの平
均値をマとすると ｘ ＝ １／ｎ （ｘ、＋ｘ２＋ｘ３＋−−− 十ｘ
）がカテゴリＢ２に近いか、Ｆに近いかで決定する方法
である。厳密に述べるなら Ｘ≦（ａ ２ ＋ｂ ｒ ） ／ ２ の場合、カテ
ゴリＥｘ ） （ａｚ ＋ｂ１） ／ ２ の場合、
カテゴリＦと、一枚のリードフレーム（１）の分のカテ
ゴリを決定する方法である。こうして、一枚のリードフ
レーム（１）の分のカテゴリを決定した後は、そのカテ
ゴリに入らない半導体装置（６）は不良として除去する
。例えば、カテゴリＥと決定した場合、Ｘ□〉ｂｌ（ｉ
＝１．２．−−− ｎ ）は不良とするのである。
一枚のリードフレーム（１）の半導体装置（６）群の特
性表示であるカテゴリを決定する第２の方法は、計数比
較による方法である。すなわち、ｎ個の半導体装＃（６
）群か ａ１〜ａ２ に入るもの ｎ１個 ａ２〜ｂ１ に入るもの ｎ２個 ｂ１〜ｂ２ に入るもの ｎ３個 となる場合、 ｎ１≧ｎ３のとき、ｎ１＋ｎ２をＥとし、ｎ３を不良ｎ
１〈ｎ３のとき、ｎｌを不良とし、ｎ２ ＋ ｎ３をＦ
とする方法である。
性表示であるカテゴリを決定する第２の方法は、計数比
較による方法である。すなわち、ｎ個の半導体装＃（６
）群か ａ１〜ａ２ に入るもの ｎ１個 ａ２〜ｂ１ に入るもの ｎ２個 ｂ１〜ｂ２ に入るもの ｎ３個 となる場合、 ｎ１≧ｎ３のとき、ｎ１＋ｎ２をＥとし、ｎ３を不良ｎ
１〈ｎ３のとき、ｎｌを不良とし、ｎ２ ＋ ｎ３をＦ
とする方法である。
以上に述べた第１の方法、第２の方法のいずれを採用し
ても、一枚のリードフレーム（１）の半導体装置（６）
群のうち、同一カテゴリに入らず不良として除去される
半導体装置（６）があることは避けられない。しかし、
すでに解明したように、一枚のリードフレーム（１）に
形成された半導体装置は数十個にすぎず、一枚のウェー
ハαυ内の極めて狭い範囲にあった半導体素子（４）か
らなるので、実際にはこの不良品の数は、工業的には無
視できる程度にしか発生しないものである。このことは
、発明者等によって確認している。
ても、一枚のリードフレーム（１）の半導体装置（６）
群のうち、同一カテゴリに入らず不良として除去される
半導体装置（６）があることは避けられない。しかし、
すでに解明したように、一枚のリードフレーム（１）に
形成された半導体装置は数十個にすぎず、一枚のウェー
ハαυ内の極めて狭い範囲にあった半導体素子（４）か
らなるので、実際にはこの不良品の数は、工業的には無
視できる程度にしか発生しないものである。このことは
、発明者等によって確認している。
なお、上記実施例では半導体装置として、トランジスタ
の場合について説明しだが、電気特性検査結果により異
なるカテゴリ分類が必要な、他の種の半導体装置にも適
用できるものである。
の場合について説明しだが、電気特性検査結果により異
なるカテゴリ分類が必要な、他の種の半導体装置にも適
用できるものである。
以上のように、この発明によれば、リードフレームに形
成された複数個の樹脂封止半導体装置を、−Ｓのリード
部の先端を切断し、リードフレームに連った状態で、各
半導体装置の電気特性検査をして記憶させ、演算機によ
り表示する特性を決定し、特性外れ品をリードフレーム
から除去し、他の各半導体装置に特性表示の印字を施し
て後、各半導体装置をリードフレームから切離すように
したので、複数個の半導体装置がフレーム単位で一連の
処理ができ、検査誤りや印字誤りがなくなり、リードの
汚損がなく、仕掛り品数が少なくなり、生産性が向上さ
れるなどの効果がある。
成された複数個の樹脂封止半導体装置を、−Ｓのリード
部の先端を切断し、リードフレームに連った状態で、各
半導体装置の電気特性検査をして記憶させ、演算機によ
り表示する特性を決定し、特性外れ品をリードフレーム
から除去し、他の各半導体装置に特性表示の印字を施し
て後、各半導体装置をリードフレームから切離すように
したので、複数個の半導体装置がフレーム単位で一連の
処理ができ、検査誤りや印字誤りがなくなり、リードの
汚損がなく、仕掛り品数が少なくなり、生産性が向上さ
れるなどの効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法を示すリードフレームに形成した半導体装置を切離し
完成するまでの各工程を順に表わす説明図、第２図（ａ
）は第１図のリードフレームに装着する半導体素子を形
成した半導体ウェーハの概略平面図、第２図（ｂ）は第
２図（ａ）のＡ部の拡大図、第３図（ａ）は第２図（ａ
）のウェーハの各素子の電気特性分布図、第３図（ｂ）
は第２図（ｂ）の点線枠内の各素子の電気特性分布図、
第４図は第１図（Ｑ）の半導体装置群の電気特性検査の
検査結果から表示特性を決定し特性外れ品を除去し他の
半導体装置に特性表示の印字処理をするための情報処理
システムの構成図、第５図は第３図（ａ）の分布図の特
性の第１カテゴリＥと第２カテゴリＦとの重なりを示す
説明図である。 図において、ｌ・・・リードフレーム、２，３°゛°リ
一ド部、４・・・半導体素子、５・・・樹脂封止体、６
・、。 半導体装置、９・・・表示印、１２・・・電気特性検査
磯、１３・・・特性外れ品除去機、１４・・・特性表示
印字機、１５・・・制御及び演算機、１６・・・記憶装
置なお、図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第２図 第１図 （０−）（ｂ） 第３図 （ｂ） 第４図 第５図
法を示すリードフレームに形成した半導体装置を切離し
完成するまでの各工程を順に表わす説明図、第２図（ａ
）は第１図のリードフレームに装着する半導体素子を形
成した半導体ウェーハの概略平面図、第２図（ｂ）は第
２図（ａ）のＡ部の拡大図、第３図（ａ）は第２図（ａ
）のウェーハの各素子の電気特性分布図、第３図（ｂ）
は第２図（ｂ）の点線枠内の各素子の電気特性分布図、
第４図は第１図（Ｑ）の半導体装置群の電気特性検査の
検査結果から表示特性を決定し特性外れ品を除去し他の
半導体装置に特性表示の印字処理をするための情報処理
システムの構成図、第５図は第３図（ａ）の分布図の特
性の第１カテゴリＥと第２カテゴリＦとの重なりを示す
説明図である。 図において、ｌ・・・リードフレーム、２，３°゛°リ
一ド部、４・・・半導体素子、５・・・樹脂封止体、６
・、。 半導体装置、９・・・表示印、１２・・・電気特性検査
磯、１３・・・特性外れ品除去機、１４・・・特性表示
印字機、１５・・・制御及び演算機、１６・・・記憶装
置なお、図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第２図 第１図 （０−）（ｂ） 第３図 （ｂ） 第４図 第５図
Claims (1)
- 【特許請求の範囲】 〔１）リードフレームに複数個の樹脂封止半導体装置を
形成し、これらの半導体装置の電気特性検査をし特性表
示の印字を施す半導体装置の製造方法において、上記各
半導体装置の上記リードフレームに一体につながった各
リード部のうち、少なくとも１本を残して他のリード部
の先端をリードフレームから切断する工程と、このリー
ドフレームに連結された状態で各半導体装置を電気特性
検査をする工程と、これらの検査結果を記憶装置に記憶
させ、演算機により演算し同一の表示特性を決定する工
程と、この決定された特性に外れた半導体装置を上記リ
ードフレームから除去する工程と、リードフレームに連
結されである上記半導体装置に上記決定された特性表示
の印字をする工程と、これらの印字された各半導体装置
をリードフレームから切離す工程とを有する半導体装置
の製造方法。 〔２）半導体装置群の電気特性の同一表示特性を決定す
る演算方法として、一枚のリードフレームに形成された
各半導体装置の電気特性検査結果の平均値を計算し、そ
の平均値により表示する特性として決定することを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 （３） 半導体装置群の電気特性の同一表示特性を決
定する演算方法として、一枚のリードフレームに形成さ
れた各半導体装置の電気特性検査結果により、個々の半
導体装置が所属すべき特性群を決め、これら各特性群に
所属する上記半導体装置の個数を比較し、この個数が多
い方の特性をもって表示する特性として決定することを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076951A JPS59202652A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076951A JPS59202652A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202652A true JPS59202652A (ja) | 1984-11-16 |
| JPH0145979B2 JPH0145979B2 (ja) | 1989-10-05 |
Family
ID=13620075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076951A Granted JPS59202652A (ja) | 1983-04-30 | 1983-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202652A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230760A (ja) * | 1989-03-02 | 1990-09-13 | Rohm Co Ltd | 半導体部品の製造方法 |
| JPH065759A (ja) * | 1992-06-23 | 1994-01-14 | Sharp Corp | 半導体デバイスの製造方法 |
| US6462406B2 (en) | 1998-05-12 | 2002-10-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and lead frame |
| WO2008134427A1 (en) * | 2007-04-27 | 2008-11-06 | Microchip Technology Incorporated | Leadframe configuration to enable strip testing of sot-23 packages and the like |
| WO2014095313A1 (de) * | 2012-12-20 | 2014-06-26 | Continental Teves Ag & Co. Ohg | Verfahren zum prüfen einer sensorschaltung |
| CN106926565A (zh) * | 2017-03-30 | 2017-07-07 | 深圳市极而峰工业设备有限公司 | Lcd立面导电银浆印刷装置 |
-
1983
- 1983-04-30 JP JP58076951A patent/JPS59202652A/ja active Granted
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230760A (ja) * | 1989-03-02 | 1990-09-13 | Rohm Co Ltd | 半導体部品の製造方法 |
| JPH065759A (ja) * | 1992-06-23 | 1994-01-14 | Sharp Corp | 半導体デバイスの製造方法 |
| US6462406B2 (en) | 1998-05-12 | 2002-10-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and lead frame |
| KR100387171B1 (ko) * | 1998-05-12 | 2003-06-11 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조방법 및 그 구조 |
| WO2008134427A1 (en) * | 2007-04-27 | 2008-11-06 | Microchip Technology Incorporated | Leadframe configuration to enable strip testing of sot-23 packages and the like |
| WO2014095313A1 (de) * | 2012-12-20 | 2014-06-26 | Continental Teves Ag & Co. Ohg | Verfahren zum prüfen einer sensorschaltung |
| CN104884906A (zh) * | 2012-12-20 | 2015-09-02 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 用于对传感器电路进行检查的方法 |
| CN104884906B (zh) * | 2012-12-20 | 2017-03-15 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 用于对传感器电路进行检查的方法 |
| CN106926565A (zh) * | 2017-03-30 | 2017-07-07 | 深圳市极而峰工业设备有限公司 | Lcd立面导电银浆印刷装置 |
| CN106926565B (zh) * | 2017-03-30 | 2023-05-05 | 深圳市极而峰工业设备有限公司 | Lcd立面导电银浆印刷装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0145979B2 (ja) | 1989-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985988A (en) | Method for assembling, testing, and packaging integrated circuits | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JPS62502647A (ja) | 磁気的に封止されたマルチチツプ集積回路パツケ−ジ | |
| JPS59202652A (ja) | 半導体装置の製造方法 | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| US10504801B2 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
| JPH09148387A (ja) | 半導体製品の処理装置 | |
| KR100228958B1 (ko) | 다이본딩 장치 | |
| JP3730106B2 (ja) | 半導体の選別方法 | |
| JPS6124823B2 (ja) | ||
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH04340742A (ja) | 不具合な半導体装置の識別方法 | |
| JP2006128251A (ja) | 半導体装置の製造方法 | |
| JP2005072252A (ja) | 半導体装置及びその製造方法 | |
| KR100524906B1 (ko) | 반도체 조립공정에서 트레이 셀의 위치데이터 처리방법 | |
| JPH02216475A (ja) | 半導体装置の検査方法 | |
| JP2657298B2 (ja) | 半導体ウエハの検査方法 | |
| CN118098331A (zh) | 晶圆的测试方法 | |
| JPH1187198A (ja) | 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 | |
| CN115270730A (zh) | 一种晶粒信息的处理方法和系统 | |
| JPS6072239A (ja) | 半導体デバイスの試験方法 | |
| JPH05129384A (ja) | 半導体装置およびその製造方法 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JPS6132437A (ja) | 半導体装置の製造方法 | |
| JPH0832009A (ja) | 半導体装置 |