JPH05129384A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05129384A JPH05129384A JP3288895A JP28889591A JPH05129384A JP H05129384 A JPH05129384 A JP H05129384A JP 3288895 A JP3288895 A JP 3288895A JP 28889591 A JP28889591 A JP 28889591A JP H05129384 A JPH05129384 A JP H05129384A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- attribute information
- chip
- semiconductor
- chip attribute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 不良解析の結果を迅速に製造工程にフィード
バックすることができ、不良解析の高効率化を可能とす
る。 【構成】 半導体チップ２１は、複数のウエハに対する
所定の不純物の拡散工程および配線工程等の製造工程を
経て所望の半導体回路２１ａを形成したものであり、こ
の半導体回路２１ａの形成領域を除いた周辺部分（符号
Ａ部）に、レーザを用いて製造工程におけるロット名お
よび製造工程中にどのウエハ内のどの位置に属したもの
であるかを示すチップ属性情報を表わす数字または記号
２２を書き込んだものである。
バックすることができ、不良解析の高効率化を可能とす
る。 【構成】 半導体チップ２１は、複数のウエハに対する
所定の不純物の拡散工程および配線工程等の製造工程を
経て所望の半導体回路２１ａを形成したものであり、こ
の半導体回路２１ａの形成領域を除いた周辺部分（符号
Ａ部）に、レーザを用いて製造工程におけるロット名お
よび製造工程中にどのウエハ内のどの位置に属したもの
であるかを示すチップ属性情報を表わす数字または記号
２２を書き込んだものである。
Description
【０００１】
【産業上の利用分野】この発明は不良が生じたときに行
う不良解析の高効率化を図ることのできる半導体装置お
よびその製造方法に関するものである。
う不良解析の高効率化を図ることのできる半導体装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置を評価する上で重要と
なるのは性能，価格および信頼性であるが、近年、性能
および価格面では高集積化や製造装置の高度化によって
非常に向上している。このように性能および価格が安定
してくると、より信頼性を向上させるために迅速かつ充
実した不良解析を行うことが、非常に重要な課題となっ
てくる。
なるのは性能，価格および信頼性であるが、近年、性能
および価格面では高集積化や製造装置の高度化によって
非常に向上している。このように性能および価格が安定
してくると、より信頼性を向上させるために迅速かつ充
実した不良解析を行うことが、非常に重要な課題となっ
てくる。
【０００３】以下、従来の半導体装置の不良解析方法に
ついて説明する。図６は従来の半導体装置の不良解析方
法を説明するためのフローチャートである。図６に示す
ように、処理５１により拡散工程を終了した各半導体装
置に対して、処理５２により電気的特性評価を行った
後、処理５３により各半導体装置ごとに良品および不良
品が選別される。不良品に対しては処理５９により不良
解析が行われ、原因が解明される。また、良品は処理５
４により実装され、処理５５により出荷前検査が行わ
れ、処理５６により良品および不良品を選別した後に、
良品であれば処理５７により出荷される。また、不良品
であれば処理５９により不良解析が行われ、原因が解明
される。さらに、処理５７により市場に出荷された半導
体装置に不良が生じた場合には、この不良品となった半
導体装置を回収し処理５９により不良解析を行うことに
よって原因が解明される。
ついて説明する。図６は従来の半導体装置の不良解析方
法を説明するためのフローチャートである。図６に示す
ように、処理５１により拡散工程を終了した各半導体装
置に対して、処理５２により電気的特性評価を行った
後、処理５３により各半導体装置ごとに良品および不良
品が選別される。不良品に対しては処理５９により不良
解析が行われ、原因が解明される。また、良品は処理５
４により実装され、処理５５により出荷前検査が行わ
れ、処理５６により良品および不良品を選別した後に、
良品であれば処理５７により出荷される。また、不良品
であれば処理５９により不良解析が行われ、原因が解明
される。さらに、処理５７により市場に出荷された半導
体装置に不良が生じた場合には、この不良品となった半
導体装置を回収し処理５９により不良解析を行うことに
よって原因が解明される。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の不良解析方法では、出荷前検査
における半導体装置または一度市場に出た半導体装置に
不良が生じた場合、この半導体装置がどのロットのもの
か，どのウエハ上のものか，またはウエハ上のどの位置
のものかというような情報を得ることができず、不良解
析の結果を迅速に製造工程にフィードバックすることが
できないという問題があった。例えば、上記の情報が得
られれば、製造工程での各種条件および使用した製造装
置などのデータを参照することができ、高効率な不良解
析を行なうことができる。なお、レチクルマスクを用い
て製造された半導体装置の場合、各ウエハごとにレクチ
ルマスクを変更することは困難であり、上記の情報をマ
スク工程で書き込むことは実質上非常に困難である。
うな従来の半導体装置の不良解析方法では、出荷前検査
における半導体装置または一度市場に出た半導体装置に
不良が生じた場合、この半導体装置がどのロットのもの
か，どのウエハ上のものか，またはウエハ上のどの位置
のものかというような情報を得ることができず、不良解
析の結果を迅速に製造工程にフィードバックすることが
できないという問題があった。例えば、上記の情報が得
られれば、製造工程での各種条件および使用した製造装
置などのデータを参照することができ、高効率な不良解
析を行なうことができる。なお、レチクルマスクを用い
て製造された半導体装置の場合、各ウエハごとにレクチ
ルマスクを変更することは困難であり、上記の情報をマ
スク工程で書き込むことは実質上非常に困難である。
【０００５】この発明の目的は上記従来の問題点を解決
するものであり、不良解析の結果を迅速に製造工程にフ
ィードバックすることができ、不良解析の高効率化を可
能とした半導体装置およびその製造方法を提供すること
である。
するものであり、不良解析の結果を迅速に製造工程にフ
ィードバックすることができ、不良解析の高効率化を可
能とした半導体装置およびその製造方法を提供すること
である。
【０００６】
【課題を解決するための手段】請求項１記載の半導体装
置は、製造工程におけるロット名および製造工程中にど
のウエハ内のどの位置に属したものであるかを示すチッ
プ属性情報を書き込んだものである。請求項２記載の半
導体装置は、請求項１記載の半導体装置において、半導
体回路を除いた領域に、記号または数字によりチップ属
性情報を書き込んだものである。
置は、製造工程におけるロット名および製造工程中にど
のウエハ内のどの位置に属したものであるかを示すチッ
プ属性情報を書き込んだものである。請求項２記載の半
導体装置は、請求項１記載の半導体装置において、半導
体回路を除いた領域に、記号または数字によりチップ属
性情報を書き込んだものである。
【０００７】請求項３記載の半導体装置は、請求項１記
載の半導体装置において、半導体回路を除いた領域に、
ヒューズを数本並べて配置し、このヒューズの切断の有
無によりチップ属性情報を書き込んだものである。請求
項４記載の半導体装置は、請求項１記載の半導体装置に
おいて、半導体回路を除いた領域に、ヒューズと抵抗の
直列回路を複数並列に接続して各抵抗の抵抗値をｋ・２
n （ｋは０以外の実数、ｎは整数）で表される各々異な
った値に設定したチップ属性情報回路を設け、ヒューズ
の切断の有無によりチップ属性情報を書き込んだもので
ある。
載の半導体装置において、半導体回路を除いた領域に、
ヒューズを数本並べて配置し、このヒューズの切断の有
無によりチップ属性情報を書き込んだものである。請求
項４記載の半導体装置は、請求項１記載の半導体装置に
おいて、半導体回路を除いた領域に、ヒューズと抵抗の
直列回路を複数並列に接続して各抵抗の抵抗値をｋ・２
n （ｋは０以外の実数、ｎは整数）で表される各々異な
った値に設定したチップ属性情報回路を設け、ヒューズ
の切断の有無によりチップ属性情報を書き込んだもので
ある。
【０００８】請求項５記載の半導体装置は、請求項１記
載の半導体装置において、一主面に装着したリードフレ
ーム上に金属突起を形成し、この金属突起の配列により
チップ属性情報を書き込んだものである。請求項６記載
の半導体装置の製造方法は、所定の不純物の拡散工程お
よび配線工程等の製造工程を経て所望の半導体回路を有
する複数の半導体装置を形成したウエハに対して所定の
電気的特性評価を行った後に、各半導体装置に、製造工
程におけるロット名および製造工程中にどのウエハ内の
どの位置に属したものであるかを示すチップ属性情報を
書き込むことを特徴とする。
載の半導体装置において、一主面に装着したリードフレ
ーム上に金属突起を形成し、この金属突起の配列により
チップ属性情報を書き込んだものである。請求項６記載
の半導体装置の製造方法は、所定の不純物の拡散工程お
よび配線工程等の製造工程を経て所望の半導体回路を有
する複数の半導体装置を形成したウエハに対して所定の
電気的特性評価を行った後に、各半導体装置に、製造工
程におけるロット名および製造工程中にどのウエハ内の
どの位置に属したものであるかを示すチップ属性情報を
書き込むことを特徴とする。
【０００９】
【作用】この発明の構成によれば、製造工程におけるロ
ット名および製造工程中にどのウエハ内のどの位置に属
したものであるかを示すチップ属性情報を書き込んだた
め、半導体装置に不良が生じたときにチップ属性情報を
読み出すことにより、一旦市場に出荷された半導体装置
であっても、半導体装置のロット名および半導体装置が
製造工程中にどのウエハ内のどの位置に属するものであ
ったかを容易に知ることができる。
ット名および製造工程中にどのウエハ内のどの位置に属
したものであるかを示すチップ属性情報を書き込んだた
め、半導体装置に不良が生じたときにチップ属性情報を
読み出すことにより、一旦市場に出荷された半導体装置
であっても、半導体装置のロット名および半導体装置が
製造工程中にどのウエハ内のどの位置に属するものであ
ったかを容易に知ることができる。
【００１０】請求項２記載の構成によれば、請求項１記
載の構成において、半導体回路を除いた領域に、記号ま
たは数字によりチップ属性情報を書き込んだことによ
り、読み出し時に視覚的にチップ属性情報を得ることが
できる。請求項３記載の構成によれば、請求項１記載の
構成において、半導体回路を除いた領域に、ヒューズを
数本並べて配置し、このヒューズの切断の有無によりチ
ップ属性情報を書き込んだことにより、読み出し時に視
覚的にチップ属性情報を得ることができる。
載の構成において、半導体回路を除いた領域に、記号ま
たは数字によりチップ属性情報を書き込んだことによ
り、読み出し時に視覚的にチップ属性情報を得ることが
できる。請求項３記載の構成によれば、請求項１記載の
構成において、半導体回路を除いた領域に、ヒューズを
数本並べて配置し、このヒューズの切断の有無によりチ
ップ属性情報を書き込んだことにより、読み出し時に視
覚的にチップ属性情報を得ることができる。
【００１１】請求項４記載の構成によれば、請求項１記
載の構成において、半導体回路を除いた領域に設けたチ
ップ属性情報回路のヒューズの切断の有無によりチップ
属性情報を書き込んだことによって、読み出し時にチッ
プ属性情報回路の全抵抗値を求めることにより、２進数
を１つ得ることができる。したがって、実装した半導体
装置のパッケージを開封することがなく、外部から電気
信号を与えるだけで、チップ属性情報を得ることができ
る。
載の構成において、半導体回路を除いた領域に設けたチ
ップ属性情報回路のヒューズの切断の有無によりチップ
属性情報を書き込んだことによって、読み出し時にチッ
プ属性情報回路の全抵抗値を求めることにより、２進数
を１つ得ることができる。したがって、実装した半導体
装置のパッケージを開封することがなく、外部から電気
信号を与えるだけで、チップ属性情報を得ることができ
る。
【００１２】請求項５記載の構成によれば、請求項１記
載の構成において、リードフレームに金属突起を形成
し、この金属突起の配列によりチップ属性情報を書き込
んだことにより、読み出し時に、Ｘ線観察によりチップ
属性情報を得ることができる。したがって、実装した半
導体装置のパッケージを開封することなく、チップ属性
情報を得ることができる。
載の構成において、リードフレームに金属突起を形成
し、この金属突起の配列によりチップ属性情報を書き込
んだことにより、読み出し時に、Ｘ線観察によりチップ
属性情報を得ることができる。したがって、実装した半
導体装置のパッケージを開封することなく、チップ属性
情報を得ることができる。
【００１３】請求項６記載の構成によれば、所望の半導
体回路を有する複数の半導体装置を形成したウエハに対
して所定の電気的特性評価を行った後に、各半導体装置
にチップ属性情報を書き込むことにより、容易に半導体
装置に書き込むべきチップ属性情報を認識できるため、
半導体装置を厳密に管理することがなく、容易に各半導
体装置にチップ属性情報を書き込むことができる。
体回路を有する複数の半導体装置を形成したウエハに対
して所定の電気的特性評価を行った後に、各半導体装置
にチップ属性情報を書き込むことにより、容易に半導体
装置に書き込むべきチップ属性情報を認識できるため、
半導体装置を厳密に管理することがなく、容易に各半導
体装置にチップ属性情報を書き込むことができる。
【００１４】
【実施例】図１はこの発明の第１の実施例の半導体装置
を示す概略図である。図１(a) および(b) に示すよう
に、半導体装置となる半導体チップ２１は、複数のウエ
ハ（図示せず）に対する所定の不純物の拡散工程および
配線工程等の製造工程を経て所望の半導体回路２１ａを
形成したものであり、半導体回路２１ａの形成領域を除
いた周辺部分（符号Ａ部）に、レーザを用いて製造工程
におけるロット名および製造工程中にどのウエハ内のど
の位置に属したものであるかを示すチップ属性情報を表
わす数字または記号２２を書き込んだものである。
を示す概略図である。図１(a) および(b) に示すよう
に、半導体装置となる半導体チップ２１は、複数のウエ
ハ（図示せず）に対する所定の不純物の拡散工程および
配線工程等の製造工程を経て所望の半導体回路２１ａを
形成したものであり、半導体回路２１ａの形成領域を除
いた周辺部分（符号Ａ部）に、レーザを用いて製造工程
におけるロット名および製造工程中にどのウエハ内のど
の位置に属したものであるかを示すチップ属性情報を表
わす数字または記号２２を書き込んだものである。
【００１５】このように半導体チップ２１半導体回路２
１ａの形成領域を除いた周辺部分Ａにチップ属性情報を
直接書き込んでおくことで、不良解析の際にパッケージ
（図示せず）を開封して観察することにより、チップ属
性情報を視覚的に得ることができる。このように構成し
た半導体チップ２１の不良解析方法を図１および図２を
参照しながら説明する。
１ａの形成領域を除いた周辺部分Ａにチップ属性情報を
直接書き込んでおくことで、不良解析の際にパッケージ
（図示せず）を開封して観察することにより、チップ属
性情報を視覚的に得ることができる。このように構成し
た半導体チップ２１の不良解析方法を図１および図２を
参照しながら説明する。
【００１６】図２に示すように、処理１０１により複数
のウエハに対し所定の不純物の拡散工程および配線工程
（図示せず）等の製造工程を行いウエハ上に所望の半導
体回路２１ａを有する複数の半導体チップ２１を形成す
る。次に処理１０２により、不良品を発見するために各
半導体チップ２１ごとに電気的特性評価を行う。
のウエハに対し所定の不純物の拡散工程および配線工程
（図示せず）等の製造工程を行いウエハ上に所望の半導
体回路２１ａを有する複数の半導体チップ２１を形成す
る。次に処理１０２により、不良品を発見するために各
半導体チップ２１ごとに電気的特性評価を行う。
【００１７】次に、処理１０３により、半導体チップ２
１の良品および不良品を選別する。良品であれば処理１
０５のチップ属性書き込み手段により半導体チップ２１
上の半導体回路２１ａの形成領域を除いた周辺部分（符
号Ａ部）に、レーザを用いて数字または記号２２からな
るチップ属性情報を書き込む。このチップ属性情報と
は、半導体チップ２１のロット名と、ウエハ番号および
ウエハ内位置すなわち半導体チップ２１が製造工程中に
どのウエハ内のどの位置に属するものであるかとを示す
ものである。
１の良品および不良品を選別する。良品であれば処理１
０５のチップ属性書き込み手段により半導体チップ２１
上の半導体回路２１ａの形成領域を除いた周辺部分（符
号Ａ部）に、レーザを用いて数字または記号２２からな
るチップ属性情報を書き込む。このチップ属性情報と
は、半導体チップ２１のロット名と、ウエハ番号および
ウエハ内位置すなわち半導体チップ２１が製造工程中に
どのウエハ内のどの位置に属するものであるかとを示す
ものである。
【００１８】また、不良品であれば処理１０４によりチ
ップ属性情報を書き込むかどうかを判断する。すなわ
ち、この段階で見つかった不良品である半導体チップ２
１は実装していないため、チップ属性情報を書き込まな
くてもウエハ単位で管理すればロット名，ウエハ番号お
よびウエハ内位置を得ることができる。したがって、そ
のまますぐに処理１１３により不良解析を行っても良い
が、混乱をなくすためにはここで処理１０６のチップ属
性情報書き込み手段により半導体チップ２１にチップ属
性情報を書き込むようにし、処理１１２によりチップ属
性情報を読み出した後に処理１１３の不良解析を行う。
ップ属性情報を書き込むかどうかを判断する。すなわ
ち、この段階で見つかった不良品である半導体チップ２
１は実装していないため、チップ属性情報を書き込まな
くてもウエハ単位で管理すればロット名，ウエハ番号お
よびウエハ内位置を得ることができる。したがって、そ
のまますぐに処理１１３により不良解析を行っても良い
が、混乱をなくすためにはここで処理１０６のチップ属
性情報書き込み手段により半導体チップ２１にチップ属
性情報を書き込むようにし、処理１１２によりチップ属
性情報を読み出した後に処理１１３の不良解析を行う。
【００１９】一方、処理１０２の電気的特性評価および
処理１０３により良品とされた半導体チップ２１につい
ては、処理１０５によりチップ属性情報の書き込みを行
う。このようにウエハを構成している半導体チップ２１
の段階で数字または記号２２からなるチップ属性情報を
書き込むことにより、容易に半導体チップ２１に書き込
むべきチップ属性情報を認識できるため、厳密な管理を
することがなく、容易に半導体チップ２１に書き込むこ
とができる。
処理１０３により良品とされた半導体チップ２１につい
ては、処理１０５によりチップ属性情報の書き込みを行
う。このようにウエハを構成している半導体チップ２１
の段階で数字または記号２２からなるチップ属性情報を
書き込むことにより、容易に半導体チップ２１に書き込
むべきチップ属性情報を認識できるため、厳密な管理を
することがなく、容易に半導体チップ２１に書き込むこ
とができる。
【００２０】次に、処理１０７によりウエハのダイシン
グ，ダイボンディング，ワイヤボンディングおよび樹脂
封止によって実装を行う。次に、処理１０８により、実
装した半導体チップに対し出荷前の最終的な検査を行
う。この出荷前検査では処理１０２と同様な電気的特性
検査や市場で不良を出さないための信頼性試験などを行
い、処理１０９により実装した半導体チップ２１の良品
および不良品の選別をする。そして、良品である半導体
チップ２１は処理１１０により市場に出荷する。また、
不良品である半導体チップ２１に対しては処理１１２に
より実装前に書き込んだチップ属性情報を読み込み、こ
のチップ属性情報を参考して処理１１３により不良解析
を行う。
グ，ダイボンディング，ワイヤボンディングおよび樹脂
封止によって実装を行う。次に、処理１０８により、実
装した半導体チップに対し出荷前の最終的な検査を行
う。この出荷前検査では処理１０２と同様な電気的特性
検査や市場で不良を出さないための信頼性試験などを行
い、処理１０９により実装した半導体チップ２１の良品
および不良品の選別をする。そして、良品である半導体
チップ２１は処理１１０により市場に出荷する。また、
不良品である半導体チップ２１に対しては処理１１２に
より実装前に書き込んだチップ属性情報を読み込み、こ
のチップ属性情報を参考して処理１１３により不良解析
を行う。
【００２１】また、処理１０９で良品と判断され、処理
１１０により出荷した半導体チップ２１のうちいくつか
は市場不良を起こす。処理１１１により市場不良と判断
されて返品された半導体チップ２１に対しては、処理１
１２により、チップ属性情報を読み込み、このチップ属
性情報を参考して処理１１３により不良解析を行う。こ
のように、半導体チップ２１に不良が生じたときに処理
１１２により、半導体チップのロット名，ウエハ番号お
よびウエハ内位置を示すチップ属性情報を読み出すこと
によって、不良が多く発生しているロット名およびどの
ウエハ内のどの位置に不良が多く発生しているかを知る
ことができる。
１１０により出荷した半導体チップ２１のうちいくつか
は市場不良を起こす。処理１１１により市場不良と判断
されて返品された半導体チップ２１に対しては、処理１
１２により、チップ属性情報を読み込み、このチップ属
性情報を参考して処理１１３により不良解析を行う。こ
のように、半導体チップ２１に不良が生じたときに処理
１１２により、半導体チップのロット名，ウエハ番号お
よびウエハ内位置を示すチップ属性情報を読み出すこと
によって、不良が多く発生しているロット名およびどの
ウエハ内のどの位置に不良が多く発生しているかを知る
ことができる。
【００２２】そして、例えば、同一の不良が、同一のウ
エハに集中していた場合では突発的な装置不良が考えら
れる。また、逆に多くのウエハに見られる場合、特に、
ウエハ内のある特定の位置に多くみられる場合、定常的
な装置不良が、ある傾向を持って、ウエハに欠陥を与え
ていることが推測できる。また、各ロットおよび各ウエ
ハで製造条件を変えている場合など、それぞれの製造条
件に対する不良の傾向から不良原因を推測することが可
能である。このように従来ではただ単に不良が発生した
という結果しか得られなかったものが、チップ属性を得
ることによって、不良解析を効率良く行え、対策を早期
にとることができる。つまり、不良解析の結果を製造工
程に迅速にフィードバックすることができ、製造装置の
改良および製造条件の変更などを行なうことにより歩留
まりや信頼性の低下による影響を最小限に抑えることが
可能となる。
エハに集中していた場合では突発的な装置不良が考えら
れる。また、逆に多くのウエハに見られる場合、特に、
ウエハ内のある特定の位置に多くみられる場合、定常的
な装置不良が、ある傾向を持って、ウエハに欠陥を与え
ていることが推測できる。また、各ロットおよび各ウエ
ハで製造条件を変えている場合など、それぞれの製造条
件に対する不良の傾向から不良原因を推測することが可
能である。このように従来ではただ単に不良が発生した
という結果しか得られなかったものが、チップ属性を得
ることによって、不良解析を効率良く行え、対策を早期
にとることができる。つまり、不良解析の結果を製造工
程に迅速にフィードバックすることができ、製造装置の
改良および製造条件の変更などを行なうことにより歩留
まりや信頼性の低下による影響を最小限に抑えることが
可能となる。
【００２３】次に、図３はこの発明の第２の実施例の半
導体装置を示す概略図である。図３に示すように、半導
体チップ２３は、半導体チップ２３の周辺部分にヒュー
ズ２４を用いて回路的には意味のない配線を行った後
に、窓２５を設けてヒューズ２４をレーザにより切断す
ることによりチップ属性情報を書き込んだものである。
例えば切断を０とし、未切断を１としてチップ属性を２
進数で表わすと、この場合、１０１０１１０１０１１１
００１１０となり、１０進数では８８８０６となる。
導体装置を示す概略図である。図３に示すように、半導
体チップ２３は、半導体チップ２３の周辺部分にヒュー
ズ２４を用いて回路的には意味のない配線を行った後
に、窓２５を設けてヒューズ２４をレーザにより切断す
ることによりチップ属性情報を書き込んだものである。
例えば切断を０とし、未切断を１としてチップ属性を２
進数で表わすと、この場合、１０１０１１０１０１１１
００１１０となり、１０進数では８８８０６となる。
【００２４】このように半導体チップ２３の半導体回路
２１ａの形成領域を除いた周辺部分にチップ属性を直接
書き込んでおくことで、上述の第１の実施例と同様に不
良解析の際にパッケージ（図示せず）を開封して観察す
ることにより、チップ属性情報を視覚的に得ることがで
きる。次に、図４はこの発明の第３の実施例の半導体装
置の要部を示す概略図である。
２１ａの形成領域を除いた周辺部分にチップ属性を直接
書き込んでおくことで、上述の第１の実施例と同様に不
良解析の際にパッケージ（図示せず）を開封して観察す
ることにより、チップ属性情報を視覚的に得ることがで
きる。次に、図４はこの発明の第３の実施例の半導体装
置の要部を示す概略図である。
【００２５】第３の実施例の半導体装置は、半導体回路
（図示せず）の除いた領域に図４に示すチップ属性情報
回路１００を形成したものである。チップ属性情報回路
１００は、外部端子３１，３２間に、ヒューズ３２と抵
抗３３とを直列に接続した回路を８個並列に介挿させた
ものである。ヒューズ３２上には窓３５を設け、この窓
３５を介してレーザによりヒューズ３２が切断可能とな
っており、ヒューズ３２の切断の有無により２8 （＝２
５６）通りの組合せがある。また、８個の各抵抗３３の
抵抗値Ｒn （ｎは０から８までの整数）は、各々異な
り、抵抗値Ｒn ＝ｋ２n （ｋは０以外の実数、ｎは０，
１，２，３，４，５，６および７）で表わされる値を持
つとする。
（図示せず）の除いた領域に図４に示すチップ属性情報
回路１００を形成したものである。チップ属性情報回路
１００は、外部端子３１，３２間に、ヒューズ３２と抵
抗３３とを直列に接続した回路を８個並列に介挿させた
ものである。ヒューズ３２上には窓３５を設け、この窓
３５を介してレーザによりヒューズ３２が切断可能とな
っており、ヒューズ３２の切断の有無により２8 （＝２
５６）通りの組合せがある。また、８個の各抵抗３３の
抵抗値Ｒn （ｎは０から８までの整数）は、各々異な
り、抵抗値Ｒn ＝ｋ２n （ｋは０以外の実数、ｎは０，
１，２，３，４，５，６および７）で表わされる値を持
つとする。
【００２６】外部端子３１，３２間にある電位差Ｖが印
加されたとき、流れる電流値Ｉを測定すれば、この回路
の全抵抗値Ｒはオームの法則（Ｒ＝Ｖ／Ｉ）により求め
ることができ、次式のようになる。
加されたとき、流れる電流値Ｉを測定すれば、この回路
の全抵抗値Ｒはオームの法則（Ｒ＝Ｖ／Ｉ）により求め
ることができ、次式のようになる。
【００２７】
【数１】
【００２８】〔数１〕において、ｆn は各ヒューズ３２
の切断の有無を示しており、切断した場合は０とし、未
切断の場合は１とする。すなわち、ヒューズ３２の切断
の有無により、チップ属性情報を書き込み、読み出し時
に全抵抗値Ｒを求めることにより、８けたの２進数を１
つ得ることができる。したがって、実装した半導体装置
のパッケージを開封することがなく、外部から電気信号
を与えるだけで、チップ属性情報を得ることができる。
の切断の有無を示しており、切断した場合は０とし、未
切断の場合は１とする。すなわち、ヒューズ３２の切断
の有無により、チップ属性情報を書き込み、読み出し時
に全抵抗値Ｒを求めることにより、８けたの２進数を１
つ得ることができる。したがって、実装した半導体装置
のパッケージを開封することがなく、外部から電気信号
を与えるだけで、チップ属性情報を得ることができる。
【００２９】次に、図５はこの発明の第４の実施例の半
導体装置を示す概略図である。図５(a) に示すように、
半導体チップ４１をリードフレーム４２の表面に装着
し、金属ワイヤ４４の先端部に電界をかけて球状に溶融
した後、この金属ワイヤ４４の先端部をリードフレーム
４２の裏面に溶着し、超音波振動を加えながら金属ワイ
ヤ４４を引き抜いて切断する。このようにして半球状の
金属突起４３をリードフレーム４２の裏面に配置する。
その後、図５(b) に示すように、半導体チップ４１上の
接続電極とリードフレーム４２とをボンディングワイヤ
４５によりワイヤボンディングした後、樹脂により封止
しパッケージ４６を形成する。このパッケージ４６を横
方向からＸ線観察すると、リードフレーム４４の裏面の
金属突起４３の配置を観察することができる。したがっ
て、リードフレーム４４の裏面の金属突起４３の有無で
それぞれ１と０を表わし、これにより、チップ属性情報
を２進数表示することができる。
導体装置を示す概略図である。図５(a) に示すように、
半導体チップ４１をリードフレーム４２の表面に装着
し、金属ワイヤ４４の先端部に電界をかけて球状に溶融
した後、この金属ワイヤ４４の先端部をリードフレーム
４２の裏面に溶着し、超音波振動を加えながら金属ワイ
ヤ４４を引き抜いて切断する。このようにして半球状の
金属突起４３をリードフレーム４２の裏面に配置する。
その後、図５(b) に示すように、半導体チップ４１上の
接続電極とリードフレーム４２とをボンディングワイヤ
４５によりワイヤボンディングした後、樹脂により封止
しパッケージ４６を形成する。このパッケージ４６を横
方向からＸ線観察すると、リードフレーム４４の裏面の
金属突起４３の配置を観察することができる。したがっ
て、リードフレーム４４の裏面の金属突起４３の有無で
それぞれ１と０を表わし、これにより、チップ属性情報
を２進数表示することができる。
【００３０】このように半導体チップ４１のダイボンデ
ィング時またはワイヤボンディング時に、リードフレー
ム４２の裏面に配列した金属突起４３により、チップ属
性を２進数表現することにより、実装した半導体チップ
４１のパッケージ４６を開封することがなく、Ｘ線観察
によりチップ属性情報を得ることができる。なお、図４
(c）および(d) はリードフレーム４２を裏面から見た図
であるが、金属突起４３は図４(c）のように１次元的に
配置しても、図４(d) のように２次元的に配置しても良
く、結果としてＸ線観察を横方向から行ったときに図４
（ｂ）のように観察できれば良い。
ィング時またはワイヤボンディング時に、リードフレー
ム４２の裏面に配列した金属突起４３により、チップ属
性を２進数表現することにより、実装した半導体チップ
４１のパッケージ４６を開封することがなく、Ｘ線観察
によりチップ属性情報を得ることができる。なお、図４
(c）および(d) はリードフレーム４２を裏面から見た図
であるが、金属突起４３は図４(c）のように１次元的に
配置しても、図４(d) のように２次元的に配置しても良
く、結果としてＸ線観察を横方向から行ったときに図４
（ｂ）のように観察できれば良い。
【００３１】
【発明の効果】この発明の半導体装置およびその製造方
法によれば、製造工程におけるロット名および製造工程
中にどのウエハ内のどの位置に属したものであるかを示
すチップ属性情報を書き込んだため、半導体装置に不良
が生じたときにチップ属性情報を読み出すことにより、
一旦市場に出荷された半導体装置であっても、半導体装
置のロット名および半導体装置が製造工程中にどのウエ
ハ内のどの位置に属するものであったかを容易に知るこ
とができる。
法によれば、製造工程におけるロット名および製造工程
中にどのウエハ内のどの位置に属したものであるかを示
すチップ属性情報を書き込んだため、半導体装置に不良
が生じたときにチップ属性情報を読み出すことにより、
一旦市場に出荷された半導体装置であっても、半導体装
置のロット名および半導体装置が製造工程中にどのウエ
ハ内のどの位置に属するものであったかを容易に知るこ
とができる。
【００３２】その結果、このチップ属性情報を考慮しな
がら不良解析を行うことにより、不良解析結果を迅速に
製造工程にフィードバックすることができ、不良解析の
高効率化を実現することができる。請求項２記載の半導
体装置によれば、請求項１記載の半導体装置において、
半導体回路を除いた領域に、記号または数字によりチッ
プ属性情報を書き込んだことにより、読み出し時に視覚
的にチップ属性情報を得ることができる。
がら不良解析を行うことにより、不良解析結果を迅速に
製造工程にフィードバックすることができ、不良解析の
高効率化を実現することができる。請求項２記載の半導
体装置によれば、請求項１記載の半導体装置において、
半導体回路を除いた領域に、記号または数字によりチッ
プ属性情報を書き込んだことにより、読み出し時に視覚
的にチップ属性情報を得ることができる。
【００３３】請求項３記載の半導体装置によれば、請求
項１記載の半導体装置において、半導体回路を除いた領
域に、ヒューズを数本並べて配置し、このヒューズの切
断の有無によりチップ属性情報を書き込んだことによ
り、読み出し時に視覚的にチップ属性情報を得ることが
できる。請求項４記載の半導体装置によれば、請求項１
記載の半導体装置において、半導体回路を除いた領域に
設けたチップ属性情報回路のヒューズの切断の有無によ
りチップ属性情報を書き込んだことによって、読み出し
時にチップ属性情報回路の全抵抗値を求めることによ
り、２進数を１つ得ることができる。したがって、実装
した半導体装置のパッケージを開封することがなく、外
部から電気信号を与えるだけで、チップ属性情報を得る
ことができる。
項１記載の半導体装置において、半導体回路を除いた領
域に、ヒューズを数本並べて配置し、このヒューズの切
断の有無によりチップ属性情報を書き込んだことによ
り、読み出し時に視覚的にチップ属性情報を得ることが
できる。請求項４記載の半導体装置によれば、請求項１
記載の半導体装置において、半導体回路を除いた領域に
設けたチップ属性情報回路のヒューズの切断の有無によ
りチップ属性情報を書き込んだことによって、読み出し
時にチップ属性情報回路の全抵抗値を求めることによ
り、２進数を１つ得ることができる。したがって、実装
した半導体装置のパッケージを開封することがなく、外
部から電気信号を与えるだけで、チップ属性情報を得る
ことができる。
【００３４】請求項５記載の半導体装置によれば、請求
項１記載の半導体装置において、リードフレームに金属
突起を形成し、この金属突起の配列によりチップ属性情
報を書き込んだことにより、読み出し時に、Ｘ線観察に
よりチップ属性情報を得ることができる。したがって、
実装した半導体装置のパッケージを開封することなく、
チップ属性情報を得ることができる。
項１記載の半導体装置において、リードフレームに金属
突起を形成し、この金属突起の配列によりチップ属性情
報を書き込んだことにより、読み出し時に、Ｘ線観察に
よりチップ属性情報を得ることができる。したがって、
実装した半導体装置のパッケージを開封することなく、
チップ属性情報を得ることができる。
【００３５】請求項６記載の半導体装置の製造方法によ
れば、所望の半導体回路を有する複数の半導体装置を形
成したウエハに対して所定の電気的特性評価を行った後
に、各半導体装置にチップ属性情報を書き込むことによ
り、容易に半導体装置に書き込むべきチップ属性情報を
認識できるため、半導体装置を厳密に管理することがな
く、容易に各半導体装置にチップ属性情報を書き込むこ
とができる。
れば、所望の半導体回路を有する複数の半導体装置を形
成したウエハに対して所定の電気的特性評価を行った後
に、各半導体装置にチップ属性情報を書き込むことによ
り、容易に半導体装置に書き込むべきチップ属性情報を
認識できるため、半導体装置を厳密に管理することがな
く、容易に各半導体装置にチップ属性情報を書き込むこ
とができる。
【図１】この発明の第１の実施例の半導体装置を示す概
略図である。
略図である。
【図２】図１に示す半導体装置の不良解析方法を説明す
るためのフローチャートである。
るためのフローチャートである。
【図３】この発明の第２の実施例の半導体装置を示す概
略図である。
略図である。
【図４】この発明の第３の実施例の半導体装置の要部を
示す概略図である。
示す概略図である。
【図５】この発明の第４の実施例の半導体装置を示す概
略図である。
略図である。
【図６】従来の半導体装置の不良解析方法を説明するた
めのフローチャートである。
めのフローチャートである。
２１ 半導体チップ（半導体装置） ２１ａ 半導体回路 ２２ 数字または記号（チップ属性情報） ２３ 半導体チップ（半導体装置） ２４ ヒューズ ３２ ヒューズ ３３ 抵抗 １００ チップ属性情報回路 ４１ 半導体チップ（半導体装置） ４２ リードフレーム ４３ 金属突起
Claims (6)
- 【請求項１】 複数のウエハに対する所定の不純物の拡
散工程および配線工程等の製造工程を経て所望の半導体
回路を形成した半導体装置であって、 前記製造工程におけるロット名および前記製造工程中に
どのウエハ内のどの位置に属したものであるかを示すチ
ップ属性情報を書き込んだ半導体装置。 - 【請求項２】 半導体回路を除いた領域に、記号または
数字によりチップ属性情報を書き込んだ請求項１記載の
半導体装置。 - 【請求項３】 半導体回路を除いた領域に、ヒューズを
数本並べて配置し、このヒューズの切断の有無によりチ
ップ属性情報を書き込んだ請求項１記載の半導体装置。 - 【請求項４】 半導体回路を除いた領域に、ヒューズと
抵抗の直列回路を複数並列に接続して前記各抵抗の抵抗
値をｋ・２n （ｋは０以外の実数、ｎは整数）で表され
る各々異なった値に設定したチップ属性情報回路を設
け、前記ヒューズの切断の有無によりチップ属性情報を
書き込んだ請求項１記載の半導体装置。 - 【請求項５】 一主面に装着したリードフレーム上に金
属突起を形成し、この金属突起の配列によりチップ属性
情報を書き込んだ請求項１記載の半導体装置。 - 【請求項６】 所定の不純物の拡散工程および配線工程
等の製造工程を経て所望の半導体回路を有する複数の半
導体装置を形成したウエハに対して所定の電気的特性評
価を行った後に、前記各半導体装置に、前記製造工程に
おけるロット名および前記製造工程中にどのウエハ内の
どの位置に属したものであるかを示すチップ属性情報を
書き込むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288895A JPH05129384A (ja) | 1991-11-05 | 1991-11-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288895A JPH05129384A (ja) | 1991-11-05 | 1991-11-05 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129384A true JPH05129384A (ja) | 1993-05-25 |
Family
ID=17736175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3288895A Pending JPH05129384A (ja) | 1991-11-05 | 1991-11-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855626B2 (en) | 2001-06-27 | 2005-02-15 | Shinko Electric Industries Co., Ltd. | Wiring substrate having position information |
-
1991
- 1991-11-05 JP JP3288895A patent/JPH05129384A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855626B2 (en) | 2001-06-27 | 2005-02-15 | Shinko Electric Industries Co., Ltd. | Wiring substrate having position information |
| US6861764B2 (en) | 2001-06-27 | 2005-03-01 | Shinko Electric Industries Co., Ltd. | Wiring substrate having position information |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3555859B2 (ja) | 半導体生産システム及び半導体装置の生産方法 | |
| JP3737031B2 (ja) | 半導体チップ欠陥に基づいた収率損失チップ数及び類型別の不良チップ数の測定方法 | |
| CN1285111C (zh) | 集成电路芯片和晶片及其制造和测试方法 | |
| US5956567A (en) | Semiconductor chip and semiconductor wafer having power supply pads for probe test | |
| JP2005538562A (ja) | ウェーハレベルでの短縮されたチップテスト方式 | |
| US20080054260A1 (en) | Semiconductor Integrated Circuit Device, Method For Testing The Semiconductor Integrated Circuit Device, Semiconductor Wafer And Burn-In Test Apparatus | |
| US7279921B1 (en) | Apparatus and method for testing power and ground pins on a semiconductor integrated circuit | |
| JP5024162B2 (ja) | 半導体装置の製造方法及び半導体試験装置 | |
| JPH05129384A (ja) | 半導体装置およびその製造方法 | |
| JP4073552B2 (ja) | 半導体装置 | |
| US5998853A (en) | Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results | |
| CN101251571A (zh) | 晶圆测试方法 | |
| JP2007095953A (ja) | 半導体装置の選別方法及び半導体装置の選別装置 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPS59202652A (ja) | 半導体装置の製造方法 | |
| JPH0580824B2 (ja) | ||
| CN101027766A (zh) | 半导体集成电路器件及其检测方法、半导体晶片、以及老化检测设备 | |
| JPH05206298A (ja) | 半導体装置の製造方法 | |
| JPH10233350A (ja) | 半導体チップおよびそれを用いた半導体装置の製造システム | |
| JPS61290734A (ja) | 半導体装置およびその製造方法 | |
| JP2006128251A (ja) | 半導体装置の製造方法 | |
| US20220091175A1 (en) | Semiconductor product grading method and grading system | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JPH0777561A (ja) | 半導体集積回路装置及び内部回路検査方法 | |
| JPH02216475A (ja) | 半導体装置の検査方法 |