JPS59204334A - スクランブル操作されるデイジタル伝送装置に適用されるパリテイ監視方式 - Google Patents
スクランブル操作されるデイジタル伝送装置に適用されるパリテイ監視方式Info
- Publication number
- JPS59204334A JPS59204334A JP7904583A JP7904583A JPS59204334A JP S59204334 A JPS59204334 A JP S59204334A JP 7904583 A JP7904583 A JP 7904583A JP 7904583 A JP7904583 A JP 7904583A JP S59204334 A JPS59204334 A JP S59204334A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- signal
- circuit
- scramble
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 title claims description 13
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 210000000481 breast Anatomy 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スクランブル操作されたＰＣＭ信号伝送装置
に適用される伝送品質監視のためのパリティ監視方式に
関する。
に適用される伝送品質監視のためのパリティ監視方式に
関する。
従来、一般のＰＣＭ信号伝送装置においては、その信号
伝送区間の品質を監視するために、予め知られた符号の
パルスを送信側で挿入し、受信側でそのパルスの誤シを
調べるノ４イロットノヤルス監視方式や、入力信号のマ
ーク、スペース数を計数し。
伝送区間の品質を監視するために、予め知られた符号の
パルスを送信側で挿入し、受信側でそのパルスの誤シを
調べるノ４イロットノヤルス監視方式や、入力信号のマ
ーク、スペース数を計数し。
その結果の情報を信号系列の中に付加して送出し。
受信側で再び入力信号を計数し、その結果と上記付加さ
れた情報とを比較して符号の誤シを調べるノＲＩＪティ
チェック方式が適用されている。このうち、パリティチ
ェック方式の方が誤シ検出の正確さと検出時間が速い点
で多く採用されている。更に、この種の伝送装置におい
ては、変調信号のスペクトラムの平滑化や、受信側にお
けるクロック信号の検出を容易、且つ安定にするために
予め細筒１図は、上記従来の・やりティチェック方式を
適用した伝送系の構成例を示すブロック図である。
れた情報とを比較して符号の誤シを調べるノＲＩＪティ
チェック方式が適用されている。このうち、パリティチ
ェック方式の方が誤シ検出の正確さと検出時間が速い点
で多く採用されている。更に、この種の伝送装置におい
ては、変調信号のスペクトラムの平滑化や、受信側にお
けるクロック信号の検出を容易、且つ安定にするために
予め細筒１図は、上記従来の・やりティチェック方式を
適用した伝送系の構成例を示すブロック図である。
この図において、端子１に入力されたＰＣＭ信号りは、
ハリティ計数回路２でマーク、スペース数が計数され、
その結果を７９ ＋）ティとして信号列の中に付加され
る。パリティの付加された信号列はスクランブル回路３
でスクランブル信号が加え合わされたのち、信号ＳＤと
して中継器４，５に送られる。これ等の中継器では、伝
送区間の品質を監視する為にそれぞれ・リティの符号誤
多情報ＥＩ＋Ｅ２を出力する。受信側でうけた入力信号
はスクランブル操作を施こされたまま、パリティ誤り検
出回路６に入力され、中継区間の符号誤シが監視された
のち、ディスクランブル回路７を通って送信側の入力信
号りが再生される。なお、ディスクランブル回路７の後
段には、主にパリティ誤シ検出回路６以後で生ずる障害
検出の為のノやりティ誤り検出回路８が設けられ、これ
を通って再生された出力信号Ｄ′が端子９がら出力され
る。
ハリティ計数回路２でマーク、スペース数が計数され、
その結果を７９ ＋）ティとして信号列の中に付加され
る。パリティの付加された信号列はスクランブル回路３
でスクランブル信号が加え合わされたのち、信号ＳＤと
して中継器４，５に送られる。これ等の中継器では、伝
送区間の品質を監視する為にそれぞれ・リティの符号誤
多情報ＥＩ＋Ｅ２を出力する。受信側でうけた入力信号
はスクランブル操作を施こされたまま、パリティ誤り検
出回路６に入力され、中継区間の符号誤シが監視された
のち、ディスクランブル回路７を通って送信側の入力信
号りが再生される。なお、ディスクランブル回路７の後
段には、主にパリティ誤シ検出回路６以後で生ずる障害
検出の為のノやりティ誤り検出回路８が設けられ、これ
を通って再生された出力信号Ｄ′が端子９がら出力され
る。
このように、スクランブル操作が施された従来のパリテ
ィチェック方式によれば、パリティチェック周期’ｒｐ
とスクランブル周期Ｔｓとは２次の関係。
ィチェック方式によれば、パリティチェック周期’ｒｐ
とスクランブル周期Ｔｓとは２次の関係。
Ｔｐ ” Ｎ ’ Ｔｓ （Ｎ ”” １ ｒ ２ ＋
”’ ＋ ｎ ：整数）をもつものと考えられる。こ
の、場合、スクランブル周期内の全スクランブル信号の
・ｅ ＩＪティ計数結果を２例えばマーク数を偶数に固
定することにょシ、中継器及び受信側で上記スクランブ
ルされた信号のパリティ計数の結果を送信側のスクラン
ブル前の入力信号のパリティ計数結果と一致させること
が可能である。ところが、高能率伝送における多値変調
方式のＰＣＭ伝送においては、変調信号のスペクトラム
の平滑化が重要になシ、スクランブル周期を長くしたシ
、スクランブル信号間の相関を適当に調整する必要があ
る。しかるに、この方式では、スクランブル周期を長く
すると、ハリティチェック周期も長くなって検出時間が
増大するし、スクランブル信号の相関を適当に調整する
と検出誤シを生ずることがある。この状態を避けるため
に、スクランブル信号に依らずに・やリティ計数を行な
おうとすれば、全中継器にディスクランブル操作を施こ
さねばならず２回路が複雑となシ、不経済になるという
欠点があった。
”’ ＋ ｎ ：整数）をもつものと考えられる。こ
の、場合、スクランブル周期内の全スクランブル信号の
・ｅ ＩＪティ計数結果を２例えばマーク数を偶数に固
定することにょシ、中継器及び受信側で上記スクランブ
ルされた信号のパリティ計数の結果を送信側のスクラン
ブル前の入力信号のパリティ計数結果と一致させること
が可能である。ところが、高能率伝送における多値変調
方式のＰＣＭ伝送においては、変調信号のスペクトラム
の平滑化が重要になシ、スクランブル周期を長くしたシ
、スクランブル信号間の相関を適当に調整する必要があ
る。しかるに、この方式では、スクランブル周期を長く
すると、ハリティチェック周期も長くなって検出時間が
増大するし、スクランブル信号の相関を適当に調整する
と検出誤シを生ずることがある。この状態を避けるため
に、スクランブル信号に依らずに・やリティ計数を行な
おうとすれば、全中継器にディスクランブル操作を施こ
さねばならず２回路が複雑となシ、不経済になるという
欠点があった。
本発明の目的は、計数した入力信号の・−？ ＩＪティ
チェック情報に適当な論理操作を施こすことによシ、ス
クランブル信号の長さや内容に依らず、かつ簡単な構成
で、スクランブルされた入力信号のパリティチェックに
よる伝送品質の監視を正確に行うことのできる経済的な
パリティ監視方式を提供するにある。
チェック情報に適当な論理操作を施こすことによシ、ス
クランブル信号の長さや内容に依らず、かつ簡単な構成
で、スクランブルされた入力信号のパリティチェックに
よる伝送品質の監視を正確に行うことのできる経済的な
パリティ監視方式を提供するにある。
本発明によれば、スクランブル操作されるディジタル伝
送装置に適用され、スクランブル信号のパリティ計数結
果を記憶したメモリと、該メモリに記憶された情報を・
ｅ ＩＪティ周期ごとに読出す手段と、入力信号のパリ
ティ計数結果と前記メモリから読出された情報との論理
をとる排他的論理和回路とを含み、該排他的論理和回路
の出力をパリティチェックビットとしたことを特徴とす
るパリティ監視方式が得られる。
送装置に適用され、スクランブル信号のパリティ計数結
果を記憶したメモリと、該メモリに記憶された情報を・
ｅ ＩＪティ周期ごとに読出す手段と、入力信号のパリ
ティ計数結果と前記メモリから読出された情報との論理
をとる排他的論理和回路とを含み、該排他的論理和回路
の出力をパリティチェックビットとしたことを特徴とす
るパリティ監視方式が得られる。
次に２本発明によるパリティ監視方式について。
図面を参照して説明する。
第２図は２本発明によるパリティ監視方式の特徴を原理
的に示したものである。この図において。
的に示したものである。この図において。
ＭはフリツプフロツプやＲＯＭなどのメモリ素子。
Ｒはメモリ素子Ｍから記憶を読出すための読出回路、そ
してＥＸ、ＯＲは排他的論理和回路である。
してＥＸ、ＯＲは排他的論理和回路である。
このように構成された回路の動作について、第３図のタ
イムチャートを参照して説明すると、スクランブル周期
をＴＢ 、 ノ４リティチェソク周期をＴｐとし、スク
ランブル周期の初期タイムスロットから順にＴｐｌｌ
Ｔｐ２ ＃用１ ’ｒｐＮと名付ける。いま。
イムチャートを参照して説明すると、スクランブル周期
をＴＢ 、 ノ４リティチェソク周期をＴｐとし、スク
ランブル周期の初期タイムスロットから順にＴｐｌｌ
Ｔｐ２ ＃用１ ’ｒｐＮと名付ける。いま。
Ｔｓ＝Ｎ−Ｔｐ（Ｎ＝１．２．−、ｎ）の場合を考える
と、パリティチェック区間Ｔｐｉ （ｉ＝１ ＋ ２
＋・・・。
と、パリティチェック区間Ｔｐｉ （ｉ＝１ ＋ ２
＋・・・。
Ｎ）をパリティ計数した結果をＰｉ 、その区間に対応
したスクランブル信号のパリティ計数した値をＰｓｉと
すれば、スクランブルされた信号の・やリティ計数結果
Ｒｉは。
したスクランブル信号のパリティ計数した値をＰｓｉと
すれば、スクランブルされた信号の・やリティ計数結果
Ｒｉは。
Ｒｉ ＝ Ｐｉ■Ｐｓｉ・・・・・・・・・（１）と表
わすことができる。この式において、■はｍを法とする
加算機能を示し２ｍ＝２の場合は排他的論理和となる。
わすことができる。この式において、■はｍを法とする
加算機能を示し２ｍ＝２の場合は排他的論理和となる。
ｍ ＝ ２を例として説明すると。
（１）式は
Ｐｓｉ”Ｏのとき Ｒｉ ＝ Ｐｉ
Ｐｓｉ ＝ １ のとき Ｒｉ ＝ Ｐｉとなる。こ
こにＰｉはＰｉの補数論理を示す。このことはｙ Ｐｓ
ｉ ” Ｏなれば、スクランブルされた信号のパリティ
計数結果はスクランブルされる前の入力信号のパリティ
計数結果に一致しｐ Ｐｓｌ ”’ １なれば、計数結
果が反転していることを意味する。
こにＰｉはＰｉの補数論理を示す。このことはｙ Ｐｓ
ｉ ” Ｏなれば、スクランブルされた信号のパリティ
計数結果はスクランブルされる前の入力信号のパリティ
計数結果に一致しｐ Ｐｓｌ ”’ １なれば、計数結
果が反転していることを意味する。
ところで、上記において、スクランブル信号は既知であ
るから、それぞれのパリティチェック区間に対応するス
クランブル信号のパリティ計数Ｐｓｉ （ｉ＝１ ｔ
２ ｍ・・・、Ｎ）を前身って計算し、これをメモリ素
子Ｍに記憶しておく。そして、このメモリ素子Ｍからタ
イミング信号Ｃに同期し、かつスクランブル周期に対応
させてＰｓｉを順次読出し。
るから、それぞれのパリティチェック区間に対応するス
クランブル信号のパリティ計数Ｐｓｉ （ｉ＝１ ｔ
２ ｍ・・・、Ｎ）を前身って計算し、これをメモリ素
子Ｍに記憶しておく。そして、このメモリ素子Ｍからタ
イミング信号Ｃに同期し、かつスクランブル周期に対応
させてＰｓｉを順次読出し。
ＥＸ、ＯＲ回路によジ前記Ｐｉとの間に。
Ｒｉ”Ｐｉ■ｐ ｓ １−−−−−−−−・（２）なる
論理操作を施こせば、中継区間は勿論、受信側において
行なうディスクランブル操作に関係なしに、パリティに
よる誤りを検出することによって伝送品質を評価するこ
とができる。
論理操作を施こせば、中継区間は勿論、受信側において
行なうディスクランブル操作に関係なしに、パリティに
よる誤りを検出することによって伝送品質を評価するこ
とができる。
第４図は本発明による論理操作を送信側に施こした場合
の第１の実施例の構成をブロック図により示したもので
ある。この例によれば、送信側伝送装置において作成さ
れたスクランブルされる前のＰＣＭ信号りは端子１１に
加えられ、パリティ計数回路１２においてノｆ リティ
計数される。その結果は・クリティ論理制御回路１３に
与えられ、ここで予めメモリに記憶されているスクラン
ブル信号のパリティ計数結果との間で論理操作を施こし
。
の第１の実施例の構成をブロック図により示したもので
ある。この例によれば、送信側伝送装置において作成さ
れたスクランブルされる前のＰＣＭ信号りは端子１１に
加えられ、パリティ計数回路１２においてノｆ リティ
計数される。その結果は・クリティ論理制御回路１３に
与えられ、ここで予めメモリに記憶されているスクラン
ブル信号のパリティ計数結果との間で論理操作を施こし
。
パリティチェックビットとして入力信号りに付加される
。ノやリティチェソクピットの付加されたＰＣＭ信号は
スクランブル回路１４でスクランブル信号が加え合わさ
れ、信号ＳＤとして中継器１５゜１６に送られる。中継
器１５．１６および受信側におけるパリティ誤シ検出回
路１７．ディスクランブル回路１８およびパリティ誤シ
検出回路１９の動作については、第１図の従来例におけ
る参照符号４，５および６〜８に示すものとそれぞれ同
じ機能を備えているので、説明を省略する。
。ノやリティチェソクピットの付加されたＰＣＭ信号は
スクランブル回路１４でスクランブル信号が加え合わさ
れ、信号ＳＤとして中継器１５゜１６に送られる。中継
器１５．１６および受信側におけるパリティ誤シ検出回
路１７．ディスクランブル回路１８およびパリティ誤シ
検出回路１９の動作については、第１図の従来例におけ
る参照符号４，５および６〜８に示すものとそれぞれ同
じ機能を備えているので、説明を省略する。
第５図は、第４図における送信側の具体的な構成をブロ
ック図によシ示したものである。この図において、並列
の入力信号Ｄ１＊Ｄ２＋・・・ｙ ＤＮはｚｆ リティ
計数回路１２に与えられ、ここでハリティチェックビッ
トＰが得られる。一方、ノソリティ論理制御回路１３に
内蔵されているメモＩＪ １３−１からは、スクランブ
ル回路１４から供給されるタイミング信号Ｃによシ内部
に記憶されているスクランブル信号のパリティ計数情報
Ｐ８が順次読出される。パリティ計数回路１２からのパ
リティチェックビットＰとメモリ１３−１から読出され
たノぐリティ計数情報Ｐａとはパリティ論理制御回路１
３内の排他的論理和回路１３−２に与えられ、出力側に
論理制御されだノヤリティチェックピットＲ′が得られ
る。このノぐリティチェックピットはノやリティチェッ
クピット付加回路１３−３に与えられ、この入力側に加
えられる入力信号列のうち、パリティチェック周期ごと
にＤＩ％ＤＮのう乳ずれが１つに付加される。パリティ
チェックビット付加回路１３−３の出力信号列はスクラ
ンブル回路１４に与えられ、それぞれ加算器１４−１〜
１４−Ｎに加えられてスクランブル信号発生回路１４−
１０からの信号によりスクランブルされて信号Ｓ Ｄｉ
ｅＳＤ２．・・・ｔｓＤＮとなる。
ック図によシ示したものである。この図において、並列
の入力信号Ｄ１＊Ｄ２＋・・・ｙ ＤＮはｚｆ リティ
計数回路１２に与えられ、ここでハリティチェックビッ
トＰが得られる。一方、ノソリティ論理制御回路１３に
内蔵されているメモＩＪ １３−１からは、スクランブ
ル回路１４から供給されるタイミング信号Ｃによシ内部
に記憶されているスクランブル信号のパリティ計数情報
Ｐ８が順次読出される。パリティ計数回路１２からのパ
リティチェックビットＰとメモリ１３−１から読出され
たノぐリティ計数情報Ｐａとはパリティ論理制御回路１
３内の排他的論理和回路１３−２に与えられ、出力側に
論理制御されだノヤリティチェックピットＲ′が得られ
る。このノぐリティチェックピットはノやリティチェッ
クピット付加回路１３−３に与えられ、この入力側に加
えられる入力信号列のうち、パリティチェック周期ごと
にＤＩ％ＤＮのう乳ずれが１つに付加される。パリティ
チェックビット付加回路１３−３の出力信号列はスクラ
ンブル回路１４に与えられ、それぞれ加算器１４−１〜
１４−Ｎに加えられてスクランブル信号発生回路１４−
１０からの信号によりスクランブルされて信号Ｓ Ｄｉ
ｅＳＤ２．・・・ｔｓＤＮとなる。
第６図は本発明による論理操作を受信側に施こした場合
の第２の実施例の構成をブロック図にょシ示したもので
ある。この例によれば、送信側伝送装置において作成さ
れたスクランブルされる前のＰＣＭ信号りは端子２１に
加えられ、ノ母すティ計数回路２２においてノヤリテイ
計数される。その計数結果はノＲリティとして信号列の
なかに付加される。ノ４リティの付加された信号列はス
クランブル回路２３でスクランブル信号が加え合わされ
たのち、信号ＳＤとして中継器２４．２５および受信側
に送られる。なお、上記送信側のパリティ計数回路２２
．スクランブル回路２３．および中継器２４．２６の動
作は、第１図の従来例における参照符号２，３．および
４，５に示すものとそれぞれ同じ機能を有するものと理
解されたい。中継器２４．２６および受信側にそれぞれ
到達した信号は、それぞれ本発明による特徴を備えたノ
クリティ誤り検出回路２５．２７および２８に与えられ
る。
の第２の実施例の構成をブロック図にょシ示したもので
ある。この例によれば、送信側伝送装置において作成さ
れたスクランブルされる前のＰＣＭ信号りは端子２１に
加えられ、ノ母すティ計数回路２２においてノヤリテイ
計数される。その計数結果はノＲリティとして信号列の
なかに付加される。ノ４リティの付加された信号列はス
クランブル回路２３でスクランブル信号が加え合わされ
たのち、信号ＳＤとして中継器２４．２５および受信側
に送られる。なお、上記送信側のパリティ計数回路２２
．スクランブル回路２３．および中継器２４．２６の動
作は、第１図の従来例における参照符号２，３．および
４，５に示すものとそれぞれ同じ機能を有するものと理
解されたい。中継器２４．２６および受信側にそれぞれ
到達した信号は、それぞれ本発明による特徴を備えたノ
クリティ誤り検出回路２５．２７および２８に与えられ
る。
そして、それぞれの個所における信号の符号誤り出力Ｅ
１ｙＥ２およびＥ３が検出される。受信側において、・
クリティ誤シ検出回路２８を通過した信号ＳＤ’はディ
スクランブル回路２９に与えられ。
１ｙＥ２およびＥ３が検出される。受信側において、・
クリティ誤シ検出回路２８を通過した信号ＳＤ’はディ
スクランブル回路２９に与えられ。
ここでディスクランブルされて送信側の信号に再生され
る。この再生出力は、従来と同じ構成のノやりティ誤シ
検出回路３０に加えられて、主として・クリティ誤シ検
出回路２８以降で生ずる障害検出のためにノＲリティ誤
シが調べられたのち、出力信号Ｄ′として端子３１から
導出される。
る。この再生出力は、従来と同じ構成のノやりティ誤シ
検出回路３０に加えられて、主として・クリティ誤シ検
出回路２８以降で生ずる障害検出のためにノＲリティ誤
シが調べられたのち、出力信号Ｄ′として端子３１から
導出される。
第７図は、第６図の受信側におけるノ４１Ｊティ誤り検
出回路２８の具体的な構成をブロック図によシ示したも
のである。この図において、受信した並列の入力信号Ｓ
Ｄ’ｌ 、 ＳＤ’２ ｔ・・・、５ＤＩＮはパリティ
計数回路２８−１に与えられ、ここでパリティ計数され
た出力Ｐが得られる。一方、メモリ２８−２からは、デ
ィスクランブル回路２９から供給されるタイミング信号
Ｃによシ内部に記憶されているスクランブル信号のパリ
ティ計数情報ｐａが順次読出される。パリティ計数回路
２８−１の出力Ｐとメモリ２８−２から読出されたパリ
ティ計数情報Ｐｓとは、メモリ２８−２とともにノやリ
ティ論理制御回路を構成する排他的論理和回路２８−３
に与えられ、出力側に論理制御されたａ＋ リティチェ
ックピットＲ′が得られる。他方、パリティ情報検出回
路２８−４からは、信号列に付加された・ヤリティー情
報が・やりティチェック周期ごとにＳＤＩ’〜ＳＤ／の
うちのいずれか１つから検出される。そして、上記排他
的論理和回路２８−３の出力とノクリティ情報検出回路
２８−４の出力とは比較回路２８−５に加えられ、ここ
で両者の比較によシ符号誤シ出力Ｅ３が検出される。
出回路２８の具体的な構成をブロック図によシ示したも
のである。この図において、受信した並列の入力信号Ｓ
Ｄ’ｌ 、 ＳＤ’２ ｔ・・・、５ＤＩＮはパリティ
計数回路２８−１に与えられ、ここでパリティ計数され
た出力Ｐが得られる。一方、メモリ２８−２からは、デ
ィスクランブル回路２９から供給されるタイミング信号
Ｃによシ内部に記憶されているスクランブル信号のパリ
ティ計数情報ｐａが順次読出される。パリティ計数回路
２８−１の出力Ｐとメモリ２８−２から読出されたパリ
ティ計数情報Ｐｓとは、メモリ２８−２とともにノやリ
ティ論理制御回路を構成する排他的論理和回路２８−３
に与えられ、出力側に論理制御されたａ＋ リティチェ
ックピットＲ′が得られる。他方、パリティ情報検出回
路２８−４からは、信号列に付加された・ヤリティー情
報が・やりティチェック周期ごとにＳＤＩ’〜ＳＤ／の
うちのいずれか１つから検出される。そして、上記排他
的論理和回路２８−３の出力とノクリティ情報検出回路
２８−４の出力とは比較回路２８−５に加えられ、ここ
で両者の比較によシ符号誤シ出力Ｅ３が検出される。
なお、上記第７図においては、ノクリティ誤シ検出回路
２８を例に挙げて説明したが、中継例に設けられたｙ４
リティ誤シ検出回路２５および２７も同じように構成
されている。
２８を例に挙げて説明したが、中継例に設けられたｙ４
リティ誤シ検出回路２５および２７も同じように構成
されている。
場合においても、スクランブル信号が既知である限シ実
施が可能であることは言うまでもない。
施が可能であることは言うまでもない。
以上の説明によシ明らかなように１本発明によれば、入
力信号をパリティ計数して得られた結果とメモリに記憶
されたスクランブル信号の・ぐリティ計数結果との間に
論理操作を施こすことによって。
力信号をパリティ計数して得られた結果とメモリに記憶
されたスクランブル信号の・ぐリティ計数結果との間に
論理操作を施こすことによって。
メモリ内容を書き換えるだけで・そりティ周期とスクラ
ンブル周期を自由に設定したシ、スクランブル信号を任
意に変更することが可能になることは勿論、多値変調さ
れたＰＣＭ伝送系に適用するも。
ンブル周期を自由に設定したシ、スクランブル信号を任
意に変更することが可能になることは勿論、多値変調さ
れたＰＣＭ伝送系に適用するも。
その構成を複雑にすることなく、かつ高度な検出能
性７によシ経済的に伝送品質を監視することができる点
、得られる効果は大きい。
、得られる効果は大きい。
第１図は従来のｔＲリティチェック方式を適用した伝送
系の構成例を示すブロック図、第２図は本発明によるパ
リティ監視方式の特徴を原理的に示すブロック図、第３
図は、第２図の動作を説明するだめのタイムチャート、
第４図は本発明による論理操作を送信側に適用した場合
の第１の実施例の構成を示すブロック図、第５図は、第
４図における送信側の具体的な構成を示すブロック図、
第６図は本発明による論理操作を受信側に適用した場合
の第２の実施例の構成を示すブロック図、第７図は、第
６図の受信側におけるパリティ誤シ検出回路２８の具体
的な構成を示すブロック図である。 図において、１２．２２はノＲリティ計数回路。 １３はパリティ論理制御回路、１４．２３はスクランプ
ル回路、＋５．１６，２４．２６は中継器。 １７，１９．２５，２７，２８，３０はパリティ検出回
路、１８．２９はディスクランブル回路。 １３−１．２８−２はメモリ、 １３−２．２８−３は
排他的論理和回路、１３−３はパリティチェックビット
付加回路、１４−１〜１４−Ｎは加算回路、１４−１０
はスクランブル信号発生回路。 ２８−１はノ４リティ計数回路、２８−４はノｅ リテ
ィ情報検出回路、２８−５は比較回路である。
系の構成例を示すブロック図、第２図は本発明によるパ
リティ監視方式の特徴を原理的に示すブロック図、第３
図は、第２図の動作を説明するだめのタイムチャート、
第４図は本発明による論理操作を送信側に適用した場合
の第１の実施例の構成を示すブロック図、第５図は、第
４図における送信側の具体的な構成を示すブロック図、
第６図は本発明による論理操作を受信側に適用した場合
の第２の実施例の構成を示すブロック図、第７図は、第
６図の受信側におけるパリティ誤シ検出回路２８の具体
的な構成を示すブロック図である。 図において、１２．２２はノＲリティ計数回路。 １３はパリティ論理制御回路、１４．２３はスクランプ
ル回路、＋５．１６，２４．２６は中継器。 １７，１９．２５，２７，２８，３０はパリティ検出回
路、１８．２９はディスクランブル回路。 １３−１．２８−２はメモリ、 １３−２．２８−３は
排他的論理和回路、１３−３はパリティチェックビット
付加回路、１４−１〜１４−Ｎは加算回路、１４−１０
はスクランブル信号発生回路。 ２８−１はノ４リティ計数回路、２８−４はノｅ リテ
ィ情報検出回路、２８−５は比較回路である。
Claims (1)
- 【特許請求の範囲】 １、 スクランブル操作されるディジタル伝送装置に適
用され、スクランブル信号の・やりティ計数結果を記憶
したメモリと、該メモリに記憶された情報をパリティ周
期ごとに読出す手段と、入力信号のｔ４リティ計数結果
と前記メモリから読出された情報との論理をとる排他的
論理和回路とを含み。 該排他的論理和回路の出力をｉ４リテイチェックビット
としたことを特徴とするノ４リテイ監視方式。 ２、特許請求の範囲第１項に記載の・クリティ監視方式
において、前記排他的論理和回路の一方の入力として送
信側における入力データ信号のノ４リティ計数結果を加
えたことを特徴とするＡ’クリティ監視方式 ３、特許請求の範囲第１項に記載のパリティ監視方式に
おいて、前記排他的論理和回路の一方の入力として中継
側、若しくは受信側における入力信号のノ４ リティ計
数結果を加え、かつ該排他的論理和回路の出力をパリテ
ィチェックビットとしてノ母すティ情報の付加された入
力信号をチェックすることを特徴とするノ４リティ監視
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7904583A JPS59204334A (ja) | 1983-05-06 | 1983-05-06 | スクランブル操作されるデイジタル伝送装置に適用されるパリテイ監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7904583A JPS59204334A (ja) | 1983-05-06 | 1983-05-06 | スクランブル操作されるデイジタル伝送装置に適用されるパリテイ監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59204334A true JPS59204334A (ja) | 1984-11-19 |
| JPH0315863B2 JPH0315863B2 (ja) | 1991-03-04 |
Family
ID=13678931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7904583A Granted JPS59204334A (ja) | 1983-05-06 | 1983-05-06 | スクランブル操作されるデイジタル伝送装置に適用されるパリテイ監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59204334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02131624A (ja) * | 1988-11-11 | 1990-05-21 | Nec Corp | 伝送路符号誤り監視方式 |
-
1983
- 1983-05-06 JP JP7904583A patent/JPS59204334A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02131624A (ja) * | 1988-11-11 | 1990-05-21 | Nec Corp | 伝送路符号誤り監視方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315863B2 (ja) | 1991-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| JPS6310835A (ja) | デイジタル伝送方式 | |
| JP2005514849A (ja) | シリアルリンクを利用したビデオ及び複数のフォーマットにおけるパケット化されたオーディオデータの伝送方法及びシステム | |
| JPH04216230A (ja) | データ流れにおけるフレームアラインメントワードの検出方法及び装置 | |
| CA1270539A (en) | Fault location system for a digital transmission line | |
| EP0039150B1 (en) | Methods of and apparatuses for processing binary data | |
| JPS5813046A (ja) | デ−タ読み取り回路 | |
| US4791485A (en) | System for detecting a transmission error | |
| US4003020A (en) | Digital signal transmission | |
| US5760717A (en) | Method and circuit arrangement for the generation of a channel-coded binary signal | |
| JPS59204334A (ja) | スクランブル操作されるデイジタル伝送装置に適用されるパリテイ監視方式 | |
| US3906367A (en) | Method and apparatus for error correction in a digital data transmission system | |
| US5072448A (en) | Quasi-random digital sequence detector | |
| JPS6239581B2 (ja) | ||
| JPH0347613B2 (ja) | ||
| JPS5933611A (ja) | 同期信号の生成および検出回路 | |
| JPH03272224A (ja) | 情報信号処理方法 | |
| US3509278A (en) | Synchronization of code systems | |
| JPH0244177B2 (ja) | ||
| SU788406A1 (ru) | Устройство приема дискретной информации с решающей обратной св зью | |
| RU2249920C2 (ru) | Устройство цикловой синхронизации блоков информации | |
| JPS61101138A (ja) | フレ−ム同期方式 | |
| KR100190093B1 (ko) | 직렬로 전송된 블록데이타에 대한 블록어드레스를 발생하기 위한 장치 | |
| JP3101632B2 (ja) | 試験信号発生装置 | |
| JPH04326231A (ja) | インタフェース回路 |