JPS59207643A - 集積回路素子のセラミツクパツケ−ジ - Google Patents

集積回路素子のセラミツクパツケ−ジ

Info

Publication number
JPS59207643A
JPS59207643A JP58082109A JP8210983A JPS59207643A JP S59207643 A JPS59207643 A JP S59207643A JP 58082109 A JP58082109 A JP 58082109A JP 8210983 A JP8210983 A JP 8210983A JP S59207643 A JPS59207643 A JP S59207643A
Authority
JP
Japan
Prior art keywords
integrated circuit
ceramic package
circuit element
parts
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58082109A
Other languages
English (en)
Inventor
Kenji Sasaoka
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58082109A priority Critical patent/JPS59207643A/ja
Publication of JPS59207643A publication Critical patent/JPS59207643A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は集積回路素子のセラミックパッケージに関する
。
[発明の技術的背景] 一般に集積回路素子、特に混成集積回路素子は、セラミ
ックパッケージの上面部に設けられたキャビティ部に集
積回路チップを収容し、所定のボンディングを行なった
後、このキャビティ部を気密封止蓋で気密封止して製造
される。
このセラミックパッケージのキャビティ部の気密封止は
、第1図および第2図に示したように、キャビティ部2
の周辺部に帯枠状メタライズ部3を形成して、その表面
に例えば金−錫合金からなるろう材層(図示せず)を形
成し、その上方からあらかじめ前記帯枠状メタライズ部
3に対応するメタライズ部が形成されているセラミック
製の気密封止蓋4を被着させて、気密封止蓋4に帯枠状
メタライズ部3表面のろう材を加熱融着させ、この気密
封止蓋4をセラミックパッケージ1に固定することによ
り行なわれる。
[背景技術の問題点] しかしながら、気密封止蓋4を前述した帯枠状メタライ
ズ部3表面に形成したろう材層でろう付けすることによ
りセラミックパッケージ1に固定すると、帯枠状メタラ
イズ部3の角部3aでろう材が不足して隙間ができると
いう現象が起こる。
これは溶融したろう材の表面張力により、角部3aの部
分のろう材が辺部3 a /方向に引張られるためと考
えられるが、かかる状態でこの集積回路素子をプリント
基板等に実装すると、角部3a部分の隙間からリークが
おこったり、例えば自動はんだ付けを行なう場合に、こ
の隙間からキャビティ部2内にフラックスが混入したり
する原因となるので、角部3aの部分にろう材を補給し
ながらろう付けを行なっているというのが現状であり、
そのために集積回路素子の製造における製造工程数が多
くなってしまうという問題がある。
[発明の目的] 本発明はかかる事情に対処してなされたもので、気密封
止蓋をろう付けすることによるセラミックパッケージ1
の気密封止の際に、帯枠状メタライ 3− ズ部3の角部3aでのろう材の補給を省略し、工稈の簡
略化を図りうる集積回路素子のセラミックパッケージの
提供を目的としている。
[発明の概要] すなわち本発明は、集積回路チップが収容されてボンデ
ィングされるキャビティ部の周囲に、気密封止蓋をろう
付けする帯枠状メタライズ部を形成してなる集積回路素
子のセラミックパッケージにおいて、前記帯枠状メタラ
イズ部の角部に膨大部を設けたことを特徴としている。
[発明の実施例] 以下、本発明の詳細を図面に示す一実施例に基づいて説
明する。
第3図は本発明の一実施例である集積回路素子のセラミ
ックパッケージの外観を示したもので、第2図と共通す
る部分には共通の符号を付しである。
図において符号1はセラミックパッケージで、中央部に
集積回路チップが収容されてボンディングされるキャビ
ティ部2が設けられている。
このキャピテイ部2の周囲には帯枠状メタライズ部6が
形成されており、帯枠状メタライズ部6の角部6aには
膨大部6bが設けられている。ざらに帯枠状メタライズ
部6の表面には、その形状に対応して金−錫合金のろう
材層が形成されている。
しかして本発明の集積回路のセラミックパッケージでは
上記帯枠状メタライズ部6上にろう材が供給されるが、
帯枠状メタライズ部6の角部6aには膨大部6bにより
、辺部6a′よりもろう材が多く供給される。
したがって、ろう付けの際に溶融した角部6aのろう材
が辺部5 a Lへ流れても膨大部6bには充分なろう
材が残るので、角部6aのろう材の不足を生ずることが
ない。
上記帯枠状メタライズ部は例えば微細なモリブデンとマ
ンガンを混合したものを所定のパターンでセラミックパ
ッケージ表面に塗布し、次にこれを還元性雰囲気中で焼
成することにより形成される。
4一 本発明のセラミックパッケージは、角部に膨大部を設け
た帯枠状メタライズ部の表面にろう材層を形成し、その
上に金属製、またはその帯枠状メタライズ部に対応する
同様な帯枠状メタライズ部が形成されたセラミック製の
気密封止蓋を不活性ガス雰囲気中で被着させてろう付【
プし、セラミックパッケージのキャビティ部を気密封止
する。
なお、本発明の集積回路素子のセラミックパッケージは
かかる実施例に限定されるものではない。
すなわち、セラミックパッケージ上に形成したメタライ
ズ部の表面に、あらかじめろう材層を形成せずに、メタ
ライズ部の形状に対応する形状の、例えば金−錫合金か
らなるろう付は部材を作り、それをメタライズ部と気密
封止蓋の間に介挿させてろう付けし気密封止蓋を融着固
定してもよい。
これは特にセラミックパッケージが大型の混成集積回路
素子の場合に有効である。
また、先に述べた実施例では、帯枠状メタライズ部の角
部の外側に膨大部が設けられているが、第4図に符号7
bで示したように帯枠状メタライズ部の角部の内側や、
第5図において符号8bで示したように帯枠状メタライ
ズ部の内外両側に膨大部を設けてもよい。
さらに第4図および第5図に示したように帯枠状メタラ
イズ部からセラミックパッケージの外周部に向かって帯
枠状メタライズ部に加熱端子部9を形成しておくことに
より、電気抵抗加熱によるろう付(プ作業を可能にして
もよい。
[発明の効果] 本発明の集積回路素子のセラミックパッケージは、セラ
ミックパッケージのキャビティ部に気密封1L器をろう
付けする際、従来単に帯枠状であったメタライズ部の角
部に膨大部が設けられているので、その上にろう材層を
形成した後にろう付けを行なえば、角部でのろう材の不
足を防止することができる。したがって従来必要であっ
た帯枠状メタライズ部の角部でのろう材の補給を不要と
し、T程の簡略化を図ることができる。
【図面の簡単な説明】
第1図は従来の集積回路素子のセラミックパッケージの
外観を示す斜視図、第2図は従来のセラミックパッケー
ジの外観を示す平面図、第3図は本発明の一実施例のセ
ラミックパッケージの外観を示す平面図、第4図および
第5図は本発明の他の実施例の外観を示す平面図である
。 1・・・・・・・・・セラミックパッケージ2・・・・
・・・・・キャビティ部 3.6.7.8 ・・・・・・・・・帯枠状メタライズ部4・・・・・・
・・・気密封止蓋 5・・・・・・・・・端子ビン 3a 16a 、7a 、3a ・・・・・・・・・角 部 6b17b、8b ・・・・・・・・・膨大部 9・・・・・・・・・加熱端子部 代理人弁理士   須 山 佐 −

Claims (3)

    【特許請求の範囲】
  1. (1)集積回路チップが収容されてボンディングされる
    キャビティ部の周囲に、気密封止蓋をろう付けする帯枠
    状メタライズ部を形成してなる集積回路素子のセラミッ
    クパッケージにおいて、前記帯枠状メタライズ部の角部
    に膨大部を設けたことを特徴とする集積回路素子のセラ
    ミックパッケージ。
  2. (2)帯枠状メタライズ部の表面には、気密封止蓋をろ
    う付けするろう材層があらかじめ形成されでいる特許請
    求の範囲第1項記載の集積回路素子のセラミックパッケ
    ージ。
  3. (3)集積回路素子は、混成集積回路素子である特許請
    求の範囲第1項または第2項記載の集積回路素子のセラ
    ミックパッケージ。
JP58082109A 1983-05-11 1983-05-11 集積回路素子のセラミツクパツケ−ジ Pending JPS59207643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58082109A JPS59207643A (ja) 1983-05-11 1983-05-11 集積回路素子のセラミツクパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58082109A JPS59207643A (ja) 1983-05-11 1983-05-11 集積回路素子のセラミツクパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS59207643A true JPS59207643A (ja) 1984-11-24

Family

ID=13765234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58082109A Pending JPS59207643A (ja) 1983-05-11 1983-05-11 集積回路素子のセラミツクパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS59207643A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926240A (en) * 1989-03-28 1990-05-15 Motorola, Inc. Semiconductor package having recessed die cavity walls
US7442582B2 (en) 1997-07-14 2008-10-28 Infineon Technologies Ag Method for producing a chip-substrate connection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926240A (en) * 1989-03-28 1990-05-15 Motorola, Inc. Semiconductor package having recessed die cavity walls
US7442582B2 (en) 1997-07-14 2008-10-28 Infineon Technologies Ag Method for producing a chip-substrate connection

Similar Documents

Publication Publication Date Title
US6352195B1 (en) Method of forming an electronic package with a solder seal
JP3432988B2 (ja) 電子部品パッケージ用金属製リッド基板、及び金属製リッドの製造方法
EP0857355A1 (en) A glass/metal package and method for producing the same
JP3523502B2 (ja) 圧電振動子用容器ならびに圧電振動子およびその製造方法
EP0098176A2 (en) The packaging of semiconductor chips
US7842891B2 (en) Sealing board and method for producing the same
US5644478A (en) Electronic component and its manufacturing method
JP2004186428A (ja) 電子デバイス用パッケージの蓋体の製造方法
JP4864728B2 (ja) 封着板およびその製造方法
JPH11214551A (ja) 電子部品のパッケージの封止装置及び封止方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP3158110B2 (ja) 電子装置の製造方法
US20040021219A1 (en) Method of mounting integrated circuit die in a package using a solder preform having isolatable portions
JPS6049655A (ja) リ−ドレスチップキャリアのバンプ形成方法
JPH03108361A (ja) 半導体集積回路装置
JP3886437B2 (ja) 小型電子部品パッケージの封止構造
USH260H (en) Metallization for hermetic sealing of ceramic modules
JP2022102015A (ja) パッケージ、リッド及びパッケージの製造方法
JPS63240051A (ja) セラミツクキヤツプ
JP2001237333A (ja) 気密型電子部品の製造方法
JPH09199623A (ja) 電子部品パッケージ用リッド基板
JP2003163300A (ja) 気密パッケージの封止方法
JP2006080380A (ja) 電子部品用パッケージの封止方法
JPH11195724A (ja) 電子部品パッケージおよびその作製方法
JPS6017934A (ja) 半導体装置