JPS6049655A - リ−ドレスチップキャリアのバンプ形成方法 - Google Patents

リ−ドレスチップキャリアのバンプ形成方法

Info

Publication number
JPS6049655A
JPS6049655A JP58157009A JP15700983A JPS6049655A JP S6049655 A JPS6049655 A JP S6049655A JP 58157009 A JP58157009 A JP 58157009A JP 15700983 A JP15700983 A JP 15700983A JP S6049655 A JPS6049655 A JP S6049655A
Authority
JP
Japan
Prior art keywords
chip carrier
leadless chip
bump
solder
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58157009A
Other languages
English (en)
Inventor
Yasuo Kawamura
河村 泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58157009A priority Critical patent/JPS6049655A/ja
Publication of JPS6049655A publication Critical patent/JPS6049655A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (81発明の技術分野 本発明はリードレスチップキャリアの基板表面に外部回
路への接続手段としてのバンプの形成方法に係り、特に
芯入バンプを効率よく正確に形成する方法に関する。
(bl 従来技術と問題点 電子計算機等の電子機器の急速な発展に伴い。
該電子機器の電子部品の実装の高密度化や小型化が益々
要求されてきた。殊に半導体集積回路は一層その集積度
を増すと共に、セラミック基板を用いたチップキャリア
が実用化され、殊にリード端子のない所謂リードレスチ
ップキャリアが広く使用されるようになってきた。
リードレスチ・ノブキャリアの中で特に高密度実装に適
したバンプを備えたチップキャリアの構造について第1
図の断面図と第2図の下方からみた平面図を参照して述
べよう。
通常セラミックの基板1内にキャビティ2と称する凹所
があり、ここに半導体集積回路装置のチップ3が配設さ
れている。キャビティ2はセラミック製の蓋部5で密閉
されて環境から保護されている。
前記チップ3は細い金線のボンディングワイヤ4で、キ
ャビティ2の周辺部に形成されたポンディングパッド6
に溶接等の方法で接続される。
ポンディングパッド6はビア7と称するタングステン等
の高融点金属粉末とセラミック粉末とを混合して焼結し
て形成した導電性の端子に接続し。
チップ基板1のセラミックの中を貫通して、チップ基板
1の表面1aに形成された外部回路接続用のパッド8に
接続する。
」−記パソド8に通常Pb−5n系の鑞材で形成された
突起状のバンプ9が機械的に接続されてチップキャリア
に搭載した半導体集積回路装置のチップ3の外部回路接
続手段を形成している。
さて、第3図の断面図に示すように1以上に説明したチ
ップキャリアをプリント基板10に搭載するには、該プ
リント基板10の表面上に形成された印刷回路のバンド
11等の接続手段上に他の電子部品とともに載置して、
全体を電気炉にいれl ?!A度を半田の融点以上に保
ってバンプ9およびパッド11の半田を溶かして融合さ
せて半田層12を形成することで実装を完了する。これ
が所謂リフロー法である。 上記のようなリードレスチ
ップキャリアのハンプ9とプリント基板10のパッド1
1との半田付けによる接続点は一枚のプリント基板11
上でも極めて多数あり、これらの接続点が全部確実に所
定の強度を以て接続するためには、リードレスチップキ
ャリアの基板1の表面]、alのバンプ9の高さのバラ
ツキを少なくする必要がある。
バンプ9をバッド11上に形成するには2例えば金属マ
スクを用いて、厚膜印刷の方法で半田ペーストを所定量
バッドII−ヒに載置し、電気炉中で溶解して半田の表
面張力で球状の突起のバンプ9とするか、同じく金属マ
スクを用いて一定量の半田よりなるソルダボールをパッ
ド11に載置して溶融させる方法等がある。
容易に理解されるように、バンブ9形成の際に溶融した
半田はパッド11の表面を濡れて這っていく傾向があり
、パッド11の面積と形・やその表面状態(濡れ状態)
および半田の温度による表面張力の大きさ等、複雑な要
素が絡んで何れの場合にも。
バンプ9の高さを揃えることは容易ではない。
さらに上記のリードレスチップキャリアをプリント基板
に搭載する時は既に述べたように、バンプ9は再度溶融
されるので、バンプ9形成の時と同様の半田の流れの問
題が起こる。
その対策としてはバンプ9の中に銅のような融点の高い
金属の芯部13(通常球形)を入れて置き。
リードレスチップキャリアをプリント基板10に搭載す
る時のりフロ一温度を高い目にして半田の流動をよくす
ると第3図の断面図に示すように、リードレスチップキ
ャリアは芯部13によって支えられ、半田層12は接着
剤の役目だけを司るので、半田量の影響は殆ど無くなる
上述のように芯部13を使用するとバンプ9の半田量の
問題が解消するが、その反面芯部13を予め基板1のパ
ッド8に接着して置かねばならない。
その一般的な方法としては、基板1のパッド8に予め銅
ペースト等を介して芯部13を高温で焼付で接着する。
この接着温度が高いこと(約900“C)や微小な芯部
13の取り扱い等で、恋人バンプは高価なものとされ、
原価上大きな問題となっており。
その解決策が久しく待望されていた。
[C1発明の目的 本発明は前述の点に鑑みなされたもので、リードレスチ
ップキャリアの恋人バンプを効率的に形成する方法を提
供しようとするものである。
((11発明の構成 上記の発明の目的は、リードレスチップキャリアの基板
表面に恋人バンブを形成するに際し、前記基板の表面上
に形成されたバッド上にそれぞれ一組のソルダボールと
芯部を相隣接して金属マスクを介して載置した後、加熱
手段により所定の温度に加熱して前記ソルダボールを溶
融流動させて前記芯部を前記パッド上の所定位置に接着
させることで容易に達成される。
tel 発明の実施例 以下本発明の一実施例につき図面を参照して説明する。
第4図は本発明に基づくり一ドレスチップキャリアのバ
ンプの形成方法の概要を示す斜視図である。
金属トレー21にリードレスチップキャリアの基板1を
、パッド11を配設した面を上にして規則正しく並べる
。その上に金属マスク22を位置合わせをして、基板1
」二のパッド11に対応して設けられた窓27(図示せ
ず)が当該パッド11上にくるように配置する。
第5図は金属マスク22の窓27の形状の一例を示す平
面図で、ソルダボールを収容する内部24と芯部13を
収容する内部25より構成されており9両内部は図示の
ように部分的に重なっている。鎖線で示した26はリー
ドレスチップキャリアの基板1の表面のパッド8の形を
示したものである。
第6図の平面図は別の形の窓27を示すもので。
本実施例では1個のバンド8に対し、ソルダボールを2
個と芯部13を1(flit供給することが出来る。
芯部13は通常銅等の球が適当であるが、タブレット状
のものでもよい。
金属マスク22の材料は、半田の溶融温度(250℃程
度)に耐え、かつ半田に濡れないことが条件である。例
えばステンレス鋼板を水蒸気を含んだ水素雰囲気炉で加
熱してその表面を軽く酸化させ。
酸化クローム股で覆ったもの等は好適である。第5図や
第6図に示すような窓25.27はエツチング法で容易
に形成出来る。
次段の作業としては続いて、直径の大きいソルダボール
を金属トレー21の中の金属マスク22上に多数載せて
揺すぶれば、自然にソルダボールは内部24に落ち込む
。次ぎに直径の小さい芯部13を多数人れて揺動すれば
、これらを窓の内部25にいれることが出来る。以上の
方法によれば、多数の小さい球状のソルダボールや芯部
13を一々所定位置に置く必要がなく極めて効率的に配
置することが出来る。 このようにして、リードレスチ
ップキャリアの基板1のバンド8上に金属マスク22を
介して、ソルダボールおよび芯部13を配置したものを
、金属トレー21のまま、電気炉に静かに送りこんで、
所定のタイムスケジュールで加熱、冷却すれば、第7図
の一部拡大断面図に示すように、芯部13をパッド8の
」二に半田層12で確実に接着することが出来る。
(fl 発明の効果 以上の説明から明らかなように、リードレスチップキャ
リアをプリント基板に接続する手段の一つとして、恋人
バンプをリードレスチップキャリアの基板表面に形成す
る際、金属マスクを使用する本発明に基づいた形成方法
を採用すれば、僅かの工数で均一な品質の恋人ハンプを
形成することが出来、多大の原価削減が可能となる。さ
らに本発明による形成方法は容易に自動化出来るという
利点もある。
【図面の簡単な説明】
第1図と第2図はバンプを有するチップキャリアの従来
の構造を示す断面図と平面図、第3図は恋人バンプを有
するリードレスチップキャリアをプリント基板に搭載し
た模様を示す断面図、第4図は本発明に基づいたリード
レスチップキャリアの恋人バンプの形成方法の一実施例
の概要を示す斜視図、第5図と第6図は本発明に使用す
る金属マスクの窓の形の実施例を示す平面図、第7図は
本実施例による方法でリードレスチップキャリアの基板
上に形成された恋人バンプの構造を示す断面図である。 図において、1はチップ基板、3はICチップ。 6はボンディングバンド、7はビア、8ばバンプ接続用
パッド、9はバンプ、10はプリント基板。 11はプリント基板印刷回路のバンド、12は半田層。 13は芯部、21は金属l・レー、22は金属マスク、
23.27は窓、 24 、25は窓の内部をそれぞれ
示す。 0 第4図 第6図 第7図 3

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路装置等を搭載するリードレスチップキャ
    リアの基板表面に恋人バンプを形成するに際し、前記基
    板の表面上に形成されたパッド上にそれぞれ一組のソル
    ダボールと芯部を相隣接して金属マスクを介して載置し
    た後、加熱手段により所定の温度に加熱して前記ソルダ
    ボールを溶融流動させて前記芯部を前記バンド上の所定
    位置に接着させることを特徴とするり一ドレスチップキ
    ャリアのバンプの形成方法。
JP58157009A 1983-08-26 1983-08-26 リ−ドレスチップキャリアのバンプ形成方法 Pending JPS6049655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58157009A JPS6049655A (ja) 1983-08-26 1983-08-26 リ−ドレスチップキャリアのバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58157009A JPS6049655A (ja) 1983-08-26 1983-08-26 リ−ドレスチップキャリアのバンプ形成方法

Publications (1)

Publication Number Publication Date
JPS6049655A true JPS6049655A (ja) 1985-03-18

Family

ID=15640181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58157009A Pending JPS6049655A (ja) 1983-08-26 1983-08-26 リ−ドレスチップキャリアのバンプ形成方法

Country Status (1)

Country Link
JP (1) JPS6049655A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112355A (ja) * 1985-11-12 1987-05-23 Ngk Spark Plug Co Ltd チツプキヤリア−
JPH02144945A (ja) * 1988-11-28 1990-06-04 Sumitomo Bakelite Co Ltd 半導体搭載用基板およびその製造方法
JPH0462865A (ja) * 1990-06-25 1992-02-27 Fujitsu Ltd 半導体装置及びその製造方法
JPH05183067A (ja) * 1991-06-20 1993-07-23 Iwaki Electron Corp Ltd リードレスパッケージの外部電極構造及びその製造方法
CN106216791A (zh) * 2016-08-08 2016-12-14 北方电子研究院安徽有限公司 Lccc器件的一种底部空隙焊装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112355A (ja) * 1985-11-12 1987-05-23 Ngk Spark Plug Co Ltd チツプキヤリア−
JPH02144945A (ja) * 1988-11-28 1990-06-04 Sumitomo Bakelite Co Ltd 半導体搭載用基板およびその製造方法
JPH0462865A (ja) * 1990-06-25 1992-02-27 Fujitsu Ltd 半導体装置及びその製造方法
JPH05183067A (ja) * 1991-06-20 1993-07-23 Iwaki Electron Corp Ltd リードレスパッケージの外部電極構造及びその製造方法
CN106216791A (zh) * 2016-08-08 2016-12-14 北方电子研究院安徽有限公司 Lccc器件的一种底部空隙焊装方法

Similar Documents

Publication Publication Date Title
JP2949490B2 (ja) 半導体パッケージの製造方法
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP2907168B2 (ja) 半導体装置および半導体装置と基板の接合構造
JPH10247700A (ja) 電子部品及びその実装方法並びにマスク
JPS6049655A (ja) リ−ドレスチップキャリアのバンプ形成方法
JP2836027B2 (ja) 半田バンプの形成方法
JP2000040713A (ja) 半導体パッケージの製造方法
JP2000031189A (ja) 球状半導体装置
JPS60138948A (ja) 半導体装置用パツケ−ジ
JPH05136201A (ja) 半導体装置用電極と実装体
JPH11126856A (ja) 半導体装置の製造方法
KR19990023125A (ko) 납땜장치와 납땜방법 및 그것을 사용하여 제조된 반도체 장치
JPH08316619A (ja) プリント配線板及びその製造方法
JP3006957B2 (ja) 半導体装置の実装体
US20070278677A1 (en) Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of passive element device
JP2841825B2 (ja) 混成集積回路
JPS594196A (ja) 半導体部品実装用半田バンプの形成方法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JPH0344050A (ja) 半導体装置及びその製造方法
JP2741611B2 (ja) フリップチップボンディング用基板
JP2730304B2 (ja) 半導体装置
JPH09167811A (ja) 表面実装型電子部品
WO1999065076A1 (fr) Dispositif a semiconducteur et procede de fabrication
JPH04299544A (ja) フィルムキャリヤ半導体装置の製造方法
JPH06232199A (ja) フリップチップicの実装構造