JPS592085A - メモリ−体型デイスプレイ装置 - Google Patents
メモリ−体型デイスプレイ装置Info
- Publication number
- JPS592085A JPS592085A JP57109807A JP10980782A JPS592085A JP S592085 A JPS592085 A JP S592085A JP 57109807 A JP57109807 A JP 57109807A JP 10980782 A JP10980782 A JP 10980782A JP S592085 A JPS592085 A JP S592085A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory cell
- display
- data
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータ等の端末装置の１つであ
るディスプレイ装置、特にメモリと一体になったメモリ
一体型ディスプレイ装置に関する。
るディスプレイ装置、特にメモリと一体になったメモリ
一体型ディスプレイ装置に関する。
従来、マイクロコンピュータ等の端末装置の１つとして
陰極線管ディスプレイ装置（ＣＲＴ）がある。このＣＲ
Ｔは、Ｖ−ＲＡＭと呼ばれるディスプレイ用のメモリを
もっており、その中のある番′地に文字等のデータを書
き込めば、その番地に対応する画面上にこれらのデータ
が表示される。ところで、ＣＲＴ 自身には記憶作用が
な（・のて、一定の画、而を表示しておく場合には、直
接メモリからデータを読出して表示する動作を周期的に
繰疎さなければならない。このように、中央処理装置（
ＣＰＵ）以外の装置が直接メモリとデータのやりとりを
することをＤＭＡ （ダイレクトメモリアクセス）と言
って（・る。
陰極線管ディスプレイ装置（ＣＲＴ）がある。このＣＲ
Ｔは、Ｖ−ＲＡＭと呼ばれるディスプレイ用のメモリを
もっており、その中のある番′地に文字等のデータを書
き込めば、その番地に対応する画面上にこれらのデータ
が表示される。ところで、ＣＲＴ 自身には記憶作用が
な（・のて、一定の画、而を表示しておく場合には、直
接メモリからデータを読出して表示する動作を周期的に
繰疎さなければならない。このように、中央処理装置（
ＣＰＵ）以外の装置が直接メモリとデータのやりとりを
することをＤＭＡ （ダイレクトメモリアクセス）と言
って（・る。
ＤＭＡを行なっている間は普通ＣＰＵを止めて信号がパ
スライン上でぶつかるのを防ぐが、Ｖ −ＲＡＭの場合
にはディスプレイ用メモリは専用メモリが使われるので
、普段はｙ−ＲＡＭのパスをＣＰＵから切り離しておき
、ＣＰＵからこのメモリへデータを書き込むときだけす
なわちＤＭＡが行なわれていない期間（水平、垂直の帰
線期間等）にＣＰＵ側に切り替え、ＣＰＵが停止するの
はＣＰＵのＶ−ＲＡＭへのアクセスとＣＲＴコントロー
ラーによるＤＭＡが重なった場合のみと・している。
スライン上でぶつかるのを防ぐが、Ｖ −ＲＡＭの場合
にはディスプレイ用メモリは専用メモリが使われるので
、普段はｙ−ＲＡＭのパスをＣＰＵから切り離しておき
、ＣＰＵからこのメモリへデータを書き込むときだけす
なわちＤＭＡが行なわれていない期間（水平、垂直の帰
線期間等）にＣＰＵ側に切り替え、ＣＰＵが停止するの
はＣＰＵのＶ−ＲＡＭへのアクセスとＣＲＴコントロー
ラーによるＤＭＡが重なった場合のみと・している。
このように、従来の陰極線管ディスプレイ装置ではＤＭ
Ａが行なわれて（・ないタイミングを□ねらってＣＩ）
Ｕからディスプレイ用メモリにデータを書き込んだ後、
ＣＲＴコントローラーがメモリに対してＤＭＡ動作をし
て表示を行なうようになっているため、Ｖ−ＲＡＭへの
アクセスとＤＭＡ動作が重なった分だけＣＰＵの稼動率
が無くなって速度が遅くなり、また回路も複雑になる。
Ａが行なわれて（・ないタイミングを□ねらってＣＩ）
Ｕからディスプレイ用メモリにデータを書き込んだ後、
ＣＲＴコントローラーがメモリに対してＤＭＡ動作をし
て表示を行なうようになっているため、Ｖ−ＲＡＭへの
アクセスとＤＭＡ動作が重なった分だけＣＰＵの稼動率
が無くなって速度が遅くなり、また回路も複雑になる。
本発明はこのような問題点に鑑み提案されたもので、メ
モリと表示器を一体化したメモＩＪ 一体型ディスプレ
イ装置を提供することを目的とする。
モリと表示器を一体化したメモＩＪ 一体型ディスプレ
イ装置を提供することを目的とする。
本発明はＶ−ＲＡＭであるスタティック型ＲＡＭの各メ
モリセルに１対１に対応して表示素子である発光ダイオ
ード等を接続してメモリ一体型ディスプレイ装置とした
ものである。
モリセルに１対１に対応して表示素子である発光ダイオ
ード等を接続してメモリ一体型ディスプレイ装置とした
ものである。
以下、本発明を実施例の図面に従って説明する。第１図
は本発明の１実施例に係り、表示素子として発光ダイオ
−１’（ＬＥＤ）をスタティックＲＡＭの各メモリセル
に接続したものである。
は本発明の１実施例に係り、表示素子として発光ダイオ
−１’（ＬＥＤ）をスタティックＲＡＭの各メモリセル
に接続したものである。
ｊは６４ （行）Ｘ１６（列）Ｘ４＝］０２４Ｘ４ ＝
４０９６ビツトのメモリセルマトリックスである。２は
メモリセルマトリックス１の各メモリセルに１対１対応
して接続されたＬＥＤのマトリックスからなる表示器で
ある。３はアドレスＡ３゜Ａ４．・・・・・・、Ａ８の
入力によりメモリセルマトリックス１の行を選択する行
選択回路である。４はアドレスＡＯ〜Ａ２．Ａ９ の
入力によりメモリセルマトリックス１０列を選択する列
選択回路である。５はメモリセルマトリックスの各アド
レスのビットへのデータの入力を制御する入力データ制
御回路である。６は行選択回路３および列選択回路４で
選択されたメモリセルマトリックス１のアドレスにデー
タの入力（書き込み）あるいはそのアドレスのデータの
出力（読み出し）を行なう動式出力回路である。
４０９６ビツトのメモリセルマトリックスである。２は
メモリセルマトリックス１の各メモリセルに１対１対応
して接続されたＬＥＤのマトリックスからなる表示器で
ある。３はアドレスＡ３゜Ａ４．・・・・・・、Ａ８の
入力によりメモリセルマトリックス１の行を選択する行
選択回路である。４はアドレスＡＯ〜Ａ２．Ａ９ の
入力によりメモリセルマトリックス１０列を選択する列
選択回路である。５はメモリセルマトリックスの各アド
レスのビットへのデータの入力を制御する入力データ制
御回路である。６は行選択回路３および列選択回路４で
選択されたメモリセルマトリックス１のアドレスにデー
タの入力（書き込み）あるいはそのアドレスのデータの
出力（読み出し）を行なう動式出力回路である。
チップセレクトｃｓ＝”ｏ”′、ライトイネーズ／Ｌ／
ＷＦ、＝ ” ０ ” でｌ１０１〜工１０４ か
もデータが人力され、ＣＳ−” ０ ”、ＷＥ−”］”
でメメモリセルマトリックスかも読み出したデータがｒ
ｌｏ ＋〜ｌ１０４に出力される。第２図はメモリセル
マトリックス１の回路図、第３図はそのメモリがＮ−Ｍ
ＯＳの場合でその内部回路の回路図である。
ＷＦ、＝ ” ０ ” でｌ１０１〜工１０４ か
もデータが人力され、ＣＳ−” ０ ”、ＷＥ−”］”
でメメモリセルマトリックスかも読み出したデータがｒ
ｌｏ ＋〜ｌ１０４に出力される。第２図はメモリセル
マトリックス１の回路図、第３図はそのメモリがＮ−Ｍ
ＯＳの場合でその内部回路の回路図である。
Ｔ旧〜ＴＩζ２はフリップフロップを構成するトラン、
ノスタである。ＬＥＤはこのフリップフロップに接続さ
れた表示用の発光ダイオードである。
ノスタである。ＬＥＤはこのフリップフロップに接続さ
れた表示用の発光ダイオードである。
フリップフロップの回路のバランスをとるために発光ダ
イオ−１−” ＬＥＤと同じ抵抗値を有する抵抗Ｒが発
光ダイオードＬＥＤと対称に接続されている。ＸＩ、Ｘ
２．Ｘ３・・・・・・はＸ軸アドレス線、Ｙｌ、Ｙ２゜
Ｙ３・・・・・・はＹ軸アドレス線である。１１は書き
込みアンプである。１２は読み出し用のセンスアンプで
ある。ＴＲ５、ＴＲ６はＸ軸アルス選択のトランジスタ
、ＴＲ７、ＴＲ８はＹ軸アドレス選択のトランジスタで
ある。ＶＤｏは電源電圧である。
イオ−１−” ＬＥＤと同じ抵抗値を有する抵抗Ｒが発
光ダイオードＬＥＤと対称に接続されている。ＸＩ、Ｘ
２．Ｘ３・・・・・・はＸ軸アドレス線、Ｙｌ、Ｙ２゜
Ｙ３・・・・・・はＹ軸アドレス線である。１１は書き
込みアンプである。１２は読み出し用のセンスアンプで
ある。ＴＲ５、ＴＲ６はＸ軸アルス選択のトランジスタ
、ＴＲ７、ＴＲ８はＹ軸アドレス選択のトランジスタで
ある。ＶＤｏは電源電圧である。
このフリップフロップにデータを書き込む場合には、Ｘ
軸アドレス線ＸｉおよびＹ軸アドレス線Ｙｌを共にロー
レベルにすると、トランジスタＴＲ５〜ＴＲ８が全てオ
ンして書き込みアンプ１１の出力と′フリップフロップ
が導通ずる。そして書き込みアンプ１１０人力をハイレ
にルにするど、その出力はそれぞれローレベル、ハイレ
ベルとなり、フリップフロップ内の電流は抵抗Ｒ→トラ
ンジスタＴ、Ｒ１→トランノスタＴＲ４に流れる。
軸アドレス線ＸｉおよびＹ軸アドレス線Ｙｌを共にロー
レベルにすると、トランジスタＴＲ５〜ＴＲ８が全てオ
ンして書き込みアンプ１１の出力と′フリップフロップ
が導通ずる。そして書き込みアンプ１１０人力をハイレ
にルにするど、その出力はそれぞれローレベル、ハイレ
ベルとなり、フリップフロップ内の電流は抵抗Ｒ→トラ
ンジスタＴ、Ｒ１→トランノスタＴＲ４に流れる。
したがって、フリップフロップにば’ ０ ”が記憶さ
れると共に発光ダイオードＬＥＤは点燈しない。書き込
みアンプ１１０入力をハイレベルにすると、その出力は
それぞれハイレベル、ローレベルとなり、フリップフロ
ップ内の電流は発光ダイオードＬＥＤ−トランジスタＴ
Ｒ２→トランジスタＴＲ３に流れる。したがって、フリ
ップフロップにはＩ“が記憶されろと共に発光ダイオー
ドＬＥＤが点燈する。なお、このフリップフロップの状
態は次に新たにこのフリップフロップを選択してデータ
を書き込むまで保持される。
れると共に発光ダイオードＬＥＤは点燈しない。書き込
みアンプ１１０入力をハイレベルにすると、その出力は
それぞれハイレベル、ローレベルとなり、フリップフロ
ップ内の電流は発光ダイオードＬＥＤ−トランジスタＴ
Ｒ２→トランジスタＴＲ３に流れる。したがって、フリ
ップフロップにはＩ“が記憶されろと共に発光ダイオー
ドＬＥＤが点燈する。なお、このフリップフロップの状
態は次に新たにこのフリップフロップを選択してデータ
を書き込むまで保持される。
このように、Ｘ軸アドレス、Ｙ軸アドレスを指定して書
き込みアンプ１１０入力をハイレベルにすることにより
、表示器２の任意の位置の発光ダイオードを点燈させて
、表示器２に文字、図形等をドツト表示することがてき
る。読み込みの場合は、爾き込みの場合と同様にＸ軸ア
ドレスｌＸ＋、ｙ４１＋アドレス、％ｌＹｌを共にロー
レベルにすると、ノリツブフロップの内容がセンスアン
ゾ１２により出力さね、る。
き込みアンプ１１０入力をハイレベルにすることにより
、表示器２の任意の位置の発光ダイオードを点燈させて
、表示器２に文字、図形等をドツト表示することがてき
る。読み込みの場合は、爾き込みの場合と同様にＸ軸ア
ドレスｌＸ＋、ｙ４１＋アドレス、％ｌＹｌを共にロー
レベルにすると、ノリツブフロップの内容がセンスアン
ゾ１２により出力さね、る。
本実施例では、発光グイ・オーＩ５を各メモリセルの内
部回路に直接、組込んだが、発光ダイオ−１°を外柵け
にしてメモリセルマトリックス１と表示器２を別個にす
ることもてきる。また、第４図のように、バイポーラの
メモリセルにも、同唾に発光ダイオードを接続すること
ができる。
部回路に直接、組込んだが、発光ダイオ−１°を外柵け
にしてメモリセルマトリックス１と表示器２を別個にす
ることもてきる。また、第４図のように、バイポーラの
メモリセルにも、同唾に発光ダイオードを接続すること
ができる。
本発明は、以」−説明したように、ディスプレイ用メモ
リとディスプレイ装置を一体化したので、メモリにデー
タの省き込みと同時に表示を行なうことができ、従来の
陰極紛管ディスプレイ装置ノようにＣＲＴコントローラ
によるＤＭＡ動作が不要になるためＣＰｔＪを１ （１
０％動作状態とてきることにより実行速度が大幅に早く
なる。
リとディスプレイ装置を一体化したので、メモリにデー
タの省き込みと同時に表示を行なうことができ、従来の
陰極紛管ディスプレイ装置ノようにＣＲＴコントローラ
によるＤＭＡ動作が不要になるためＣＰｔＪを１ （１
０％動作状態とてきることにより実行速度が大幅に早く
なる。
また、平面形ブイスジレイであるため奥行の寸法が大幅
に小さくなり、スペース上非常に不利となる。さらに、
ＣＲＴコントローラ、ビデオ信号発生器等の周辺回路が
不要になる。なお、キャラクタを表示する場合にはキャ
ラクタコードをキャラクタデータに変換するためのソフ
トウェアが必要となりソフトウェア−＼の負担が太き（
なるが、Ｖ−ＲＡＭをＣＰＵのアトゝレス空間の中に配
しているようなコンピュータ、つまりＣＲＴコントロー
ラによるＤＭＡが行なわれるたびにＣＰＵが停止するよ
うな方式の物においてドツトグラフィックスを表示する
場合に本ディスプレイ装置を使用すれば、その実行速度
は２倍〜３倍程度速くなる。
に小さくなり、スペース上非常に不利となる。さらに、
ＣＲＴコントローラ、ビデオ信号発生器等の周辺回路が
不要になる。なお、キャラクタを表示する場合にはキャ
ラクタコードをキャラクタデータに変換するためのソフ
トウェアが必要となりソフトウェア−＼の負担が太き（
なるが、Ｖ−ＲＡＭをＣＰＵのアトゝレス空間の中に配
しているようなコンピュータ、つまりＣＲＴコントロー
ラによるＤＭＡが行なわれるたびにＣＰＵが停止するよ
うな方式の物においてドツトグラフィックスを表示する
場合に本ディスプレイ装置を使用すれば、その実行速度
は２倍〜３倍程度速くなる。
第１図は本発明、の１実施例に係るメモリ一体型ディス
プレイ装置のブロック図、第２図はそのメモリセルマト
リックスの回路図、第３図はＮ−ＭＯＳのメモリセルに
発光ダイオードを組込んだ実施例の回路図、第４図は・
ζイボーラのメモリセルに発光ダイオードを組込んだ実
施例の回路図である。 Ｉ・・・・メモリセルマトリックス ２・・・・・・表示器 Ｌ Ｅ Ｄ・・・表示素子 特許出願人 新日本電気株式会社 代理人若林 忠 第 １ 図
プレイ装置のブロック図、第２図はそのメモリセルマト
リックスの回路図、第３図はＮ−ＭＯＳのメモリセルに
発光ダイオードを組込んだ実施例の回路図、第４図は・
ζイボーラのメモリセルに発光ダイオードを組込んだ実
施例の回路図である。 Ｉ・・・・メモリセルマトリックス ２・・・・・・表示器 Ｌ Ｅ Ｄ・・・表示素子 特許出願人 新日本電気株式会社 代理人若林 忠 第 １ 図
Claims (2)
- （１） スタティック型ランダムアクセスメモリの各
メモリセルに、１対１に対応して接続される表示素子に
よって構成され、各メモリセルへのデータの書き込みに
よって上記表示素子の制御が行なわれることを特徴とす
るメモリ一体型ディスプレイ装置。 - （２） 表示素子が発光ダイオードである特許請求の
範囲第１項に記載のメモリ一体型ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109807A JPS592085A (ja) | 1982-06-28 | 1982-06-28 | メモリ−体型デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109807A JPS592085A (ja) | 1982-06-28 | 1982-06-28 | メモリ−体型デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592085A true JPS592085A (ja) | 1984-01-07 |
Family
ID=14519699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109807A Pending JPS592085A (ja) | 1982-06-28 | 1982-06-28 | メモリ−体型デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592085A (ja) |
-
1982
- 1982-06-28 JP JP57109807A patent/JPS592085A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3533074B2 (ja) | Ｖｒａｍ機能内蔵のｌｅｄパネル | |
| JPH0456316B2 (ja) | ||
| JPH0313796Y2 (ja) | ||
| US5535174A (en) | Random access memory with apparatus for reducing power consumption | |
| US4384285A (en) | Data character video display system with visual attributes | |
| USRE30785E (en) | Microcomputer terminal system | |
| EP0420291B1 (en) | Display control device | |
| JPH0361199B2 (ja) | ||
| KR950001592B1 (ko) | 비디오 어댑터 | |
| US20020158817A1 (en) | Display apparatus and information processing apparatus | |
| JPS61254986A (ja) | 文字・グラフイツク表示装置 | |
| JPS6173190A (ja) | カ−ソル表示装置 | |
| JP3319031B2 (ja) | 表示装置 | |
| JPS61254984A (ja) | ビツト・マツプ表示器用処理装置 | |
| JPS6333782A (ja) | グラフイツク・デイスプレイの制御装置 | |
| JPS6239739B2 (ja) | ||
| JPH01293389A (ja) | カーソルデータ制御回路 | |
| SU1483492A1 (ru) | Запоминающее устройство | |
| JPS5972488A (ja) | 表示駆動回路 | |
| JPH0378633B2 (ja) | ||
| JPS60131592A (ja) | 表示輝度制御方式 | |
| JPS60173587A (ja) | デ−タ処理装置 | |
| JPH0432592B2 (ja) | ||
| JPS6175388A (ja) | 表示処理装置 | |
| JPS6385693A (ja) | テキストアトリビユ−ト制御装置 |