JPS59208884A - 埋込ヘテロ形半導体レ−ザ−素子の製造方法 - Google Patents
埋込ヘテロ形半導体レ−ザ−素子の製造方法Info
- Publication number
- JPS59208884A JPS59208884A JP8265183A JP8265183A JPS59208884A JP S59208884 A JPS59208884 A JP S59208884A JP 8265183 A JP8265183 A JP 8265183A JP 8265183 A JP8265183 A JP 8265183A JP S59208884 A JPS59208884 A JP S59208884A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- semiconductor laser
- laser device
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は埋込みへテロ形半導体レーザー素子の製造方法
に関する。
に関する。
半導体レーザー（レーザーダイオード）としては、Ｇａ
ＡｔＡＳ 系で作られる可視レーザー（官庁外レーザー
）またはＩｎＧａＡｓＰ系で作られる長波長レーザーか
知られている。また、半導体レーザーＸ子の一つの構造
として埋込みへテロ〔以下、単にＢＨ（ｂｕｒｉｅｄ−
ｈｅｔｅｒｏ ５ｔｒｕｃｔｕｒｅ）と称れ〕形の半導
体レーザー素子が知られている。第１図はＢＨ半導体レ
ーザー素子でも最もシンプルな構造のものであシ、たと
えばＪ、Ａｐｐｌ、Ｐｈｙｓ。
ＡｔＡＳ 系で作られる可視レーザー（官庁外レーザー
）またはＩｎＧａＡｓＰ系で作られる長波長レーザーか
知られている。また、半導体レーザーＸ子の一つの構造
として埋込みへテロ〔以下、単にＢＨ（ｂｕｒｉｅｄ−
ｈｅｔｅｒｏ ５ｔｒｕｃｔｕｒｅ）と称れ〕形の半導
体レーザー素子が知られている。第１図はＢＨ半導体レ
ーザー素子でも最もシンプルな構造のものであシ、たと
えばＪ、Ａｐｐｌ、Ｐｈｙｓ。
４５．１１．４８９９．’７４ に発表された補遺で
ある。
ある。
Ｂｌ）１半導体レーザー累子構造はＧａ Ａ ｔＡ ｓ
系およびＩｎＧａＡｓＰ系は略同−の構造となっている
。同図はＧａＡｚＡｓ系のＢＨ半導体レーザー素子（以
下単にチップとも称す。）を示す。
系およびＩｎＧａＡｓＰ系は略同−の構造となっている
。同図はＧａＡｚＡｓ系のＢＨ半導体レーザー素子（以
下単にチップとも称す。）を示す。
半導体レーザー素子（チップ）ｉｉｉｎ形の（ＪａＡｓ
基板２を基に形成されていて、中央にストライプ状のダ
ブルへテロ接合構造（ストライプ部）３を有し、かつこ
のダブルへテロ接合構造３の両ｆ４１１を高比抵抗のｐ
形ＧａＡｚＡｓ からなる埋込み層４で被った構造とな
っている。この構造を形成するには、ウェハと呼ぶｎ形
のＧａＡｓ基板２上にエピタキシャル成長法によってＱ
ａ Ａ ＩＡ ｓ からなる月形クラッド層５、Ｇａ
Ａｓからなる活性Ｍ ６ 、Ｃ４ａＡｔＡｓからなるｐ
形りラッド層７を順次形成した後、Ｇ ａ Ａ ｓ基板
２にまで達゛する】対の溝をエツチングによって平行に
％ ｋｌ、設けてストライブ状のダブルへテロ接合構造
（ストライプ部）３を形／Ａする。
基板２を基に形成されていて、中央にストライプ状のダ
ブルへテロ接合構造（ストライプ部）３を有し、かつこ
のダブルへテロ接合構造３の両ｆ４１１を高比抵抗のｐ
形ＧａＡｚＡｓ からなる埋込み層４で被った構造とな
っている。この構造を形成するには、ウェハと呼ぶｎ形
のＧａＡｓ基板２上にエピタキシャル成長法によってＱ
ａ Ａ ＩＡ ｓ からなる月形クラッド層５、Ｇａ
Ａｓからなる活性Ｍ ６ 、Ｃ４ａＡｔＡｓからなるｐ
形りラッド層７を順次形成した後、Ｇ ａ Ａ ｓ基板
２にまで達゛する】対の溝をエツチングによって平行に
％ ｋｌ、設けてストライブ状のダブルへテロ接合構造
（ストライプ部）３を形／Ａする。
その後、これらｉ′１′イｆ’＋ｌｊ分に液相エピタキ
シャル成長法によって高比抵抗のｐ形Ｇａ ＡｚＡ ｓ
からなる坤込み層４を形１代し、埋込みへテロ接合を
形成する。
シャル成長法によって高比抵抗のｐ形Ｇａ ＡｚＡ ｓ
からなる坤込み層４を形１代し、埋込みへテロ接合を
形成する。
つぎに、絶縁膜（Ｓｉｎ２膜）８をマスクとしてｐ形り
ラッド層７にＺｎを拡散（図中拡散領域には点点を施し
である。）してコンタクト層を形成する。そして、主面
ｔｒｉｌｌにＣｒ、Ａｕからなる＠極９を設けるととも
に、その反対面であるＧ ａ Ａ ｓＭ板２の下ｍＫ
ＡｕＧｅ１’ｌｉ 、Ｃｒ 、Ａｕからなる電極１０を
設け、骨間および分断を行なうことによってチップｌと
する。
ラッド層７にＺｎを拡散（図中拡散領域には点点を施し
である。）してコンタクト層を形成する。そして、主面
ｔｒｉｌｌにＣｒ、Ａｕからなる＠極９を設けるととも
に、その反対面であるＧ ａ Ａ ｓＭ板２の下ｍＫ
ＡｕＧｅ１’ｌｉ 、Ｃｒ 、Ａｕからなる電極１０を
設け、骨間および分断を行なうことによってチップｌと
する。
ところで、このＢＨチップ１は埋込み層４の形かこ時へ
テロ成琵のためダブル−＼テロづ一□、合（４゛を造（
Ｈｌｌの成長か早くなり、埋込み層４の内グ１．側が盛
り土かってしまい、ストライブ部分との１１）］に１〜
５μｒｎ程度の段差か生じてし圧う。
テロ成琵のためダブル−＼テロづ一□、合（４゛を造（
Ｈｌｌの成長か早くなり、埋込み層４の内グ１．側が盛
り土かってしまい、ストライブ部分との１１）］に１〜
５μｒｎ程度の段差か生じてし圧う。
この結果、第２図に示すように、Ｐサイドダウンの状態
でソルダー１１な介してサブマウント１２に固駕した場
合、ツルターか？面才しない窒２同１３が生じてしぽう
ことが本発明者によってあきｒ）かとさｇだ。この空洞
１３の存在は熱抵抗の昂犬となる結果、発熱、動作電流
増大、発熱を緑り送１−ことになり、劣化の慶因となる
。
でソルダー１１な介してサブマウント１２に固駕した場
合、ツルターか？面才しない窒２同１３が生じてしぽう
ことが本発明者によってあきｒ）かとさｇだ。この空洞
１３の存在は熱抵抗の昂犬となる結果、発熱、動作電流
増大、発熱を緑り送１−ことになり、劣化の慶因となる
。
また、本発明者はＰ側電極９にお・けるコンタクト抵抗
の低減化についても着目して見た。ＱａＡｌＡｓ系のＢ
ｉ−ｔチップはＰ （ｌ］１１％ 極とのコンタクト
はＧａＡｔＡｓ層である。また、（ｆ４ａＡｔＡｓのコ
ンタクト抵抗１ｄＧａＡｓの３倍も太きい。
の低減化についても着目して見た。ＱａＡｌＡｓ系のＢ
ｉ−ｔチップはＰ （ｌ］１１％ 極とのコンタクト
はＧａＡｔＡｓ層である。また、（ｆ４ａＡｔＡｓのコ
ンタクト抵抗１ｄＧａＡｓの３倍も太きい。
そこで、本発明者はこの（）ａ Ａ ｓ ｆｇ Ｐ １
１ｉ］’Ｍ極におけるコンタクト層として使用１−るこ
とヲ７］々、いたつとともに、ダブルへテロ接合構造（
ストライブ部〕上および埋込み層上に（）ａＡｓ層を一
緒に成長させて′電極部分の平坦化を（２）ることを考
えた。
１ｉ］’Ｍ極におけるコンタクト層として使用１−るこ
とヲ７］々、いたつとともに、ダブルへテロ接合構造（
ストライブ部〕上および埋込み層上に（）ａＡｓ層を一
緒に成長させて′電極部分の平坦化を（２）ることを考
えた。
しかし、ダブルへゾロ接合構造の最上層のｐ形りラッド
層７はＧａ 、−ｘＡＺｘＡｓとなシ、酸化し易いＡｔ
の混晶比Ｘはたとえばｘ ＝ ０．３〜０．３５程度が
使用されている。このｉζめ、（Ｊ ａ Ａ ＩＡ ｓ
からなる埋込み層４をエピタキシャル成長させる除連
続してＧａＡｓ欠成長させても、ｐ形りラッド層７上に
は前工程と不工程との間に自然に酸化物か発生している
ことからＯａ Ａ ｓ層は成長しない。
層７はＧａ 、−ｘＡＺｘＡｓとなシ、酸化し易いＡｔ
の混晶比Ｘはたとえばｘ ＝ ０．３〜０．３５程度が
使用されている。このｉζめ、（Ｊ ａ Ａ ＩＡ ｓ
からなる埋込み層４をエピタキシャル成長させる除連
続してＧａＡｓ欠成長させても、ｐ形りラッド層７上に
は前工程と不工程との間に自然に酸化物か発生している
ことからＯａ Ａ ｓ層は成長しない。
そこで、本発明者は前ｂ１４埋込み層４に積層してＧａ
Ａ各層を成長させた場合、ストライプ部にもＱ ａ Ａ
ｓ層か成長するような成長促進層とでもいうような層
をｐルクラッド層７上にあらかじめ設けておくことによ
ってストライプ部上方にもＧ ａ Ａ ｓ層乞成長させ
ることを考え本発明を成した。
Ａ各層を成長させた場合、ストライプ部にもＱ ａ Ａ
ｓ層か成長するような成長促進層とでもいうような層
をｐルクラッド層７上にあらかじめ設けておくことによ
ってストライプ部上方にもＧ ａ Ａ ｓ層乞成長させ
ることを考え本発明を成した。
したがって、本発明の目的はＢＨ半心体レーザー素子に
おける多層構造側表面の平坦化ケ図ることによって、素
子取付時のソルダーの濁れ性の良好化が図れるＢＨ半島
体レーザー素子の製造方法を提供することにある。
おける多層構造側表面の平坦化ケ図ることによって、素
子取付時のソルダーの濁れ性の良好化が図れるＢＨ半島
体レーザー素子の製造方法を提供することにある。
また、本発明の他の目的はＢＨ半々１体レしザー業子の
多層構造側におけるコンタクト抵抗の低減を圓ることか
できるＢＨ半纏体レしザー累子の製造方法を提供するこ
とにある。
多層構造側におけるコンタクト抵抗の低減を圓ることか
できるＢＨ半纏体レしザー累子の製造方法を提供するこ
とにある。
以下、実施列によシ本発明を、＊明する。
第３図（ａ）〜（ｅ）は本発明の一実施例によるＢ１１
半纒体レーザー素子の製造方法を示１断面図、第４図は
同じ（ＢＨ手導体レーザー素子の固足状態をボ丁断面図
である。
半纒体レーザー素子の製造方法を示１断面図、第４図は
同じ（ＢＨ手導体レーザー素子の固足状態をボ丁断面図
である。
この実施例のＢＨ半導体レーザー素子（１３ｉ−１チツ
プ）は第３図（ａ）〜＜ｅ＞に至る手順で製造される。
プ）は第３図（ａ）〜＜ｅ＞に至る手順で製造される。
同図（ａ）に示すように、１００μｍ程史の厚さのｎ形
のＵａＡｓ、４板２からなる半導体薄板（ウェハ）１４
を用意した後、常用の液相エピタキシャル成灸法によっ
て４層の多層構造を形成する。′１゛なわち、Ｇ ａ
Ａ ｓ 、−Ｉ＋￥板２上には１゛ｅを含んでｎ形とな
った１、５μｍ程度の厚さのＧａＡＡＡＳからなる月形
クラッド層５か設けられ、この上にはＧａＡｓからなシ
０．１〜０．２μｍ程度の厚さの活性層６、Ｚｎを含ん
でｐ形と々っだ２．０μｍ程度の厚さの（Ｊ ａ １−
ｘ Ａ Ｚ ｘ Ａ ｓからなるｐ形りラッド層７．
０．５μｘｎ程度の厚さのＧａ 、−、ＡｔｙＡｓから
なる成長促進層１５と順次絖く。前記成長促進層１５は
後の工程でＺｎが拡散されてｐ形となる領域であること
から、エピタキシャル成長時にはｎ形あるいはｐ形のど
ちらの４電形でもよい。この工程では活性層６の上下に
相互に異なる導電形の領域が形成されることによってダ
ブルへテロ接合構造３ができめかる。また、前記ｐ形り
ラッド層７のＡｔの混晶比Ｘは通常よく用いられる０、
３〜０．３５程度である。また、成長促進層１５のＡｔ
の混晶比ｙは零ではないが極めて小さい数値で、たとえ
ば０．０１〜０．２程贋が有効である。
のＵａＡｓ、４板２からなる半導体薄板（ウェハ）１４
を用意した後、常用の液相エピタキシャル成灸法によっ
て４層の多層構造を形成する。′１゛なわち、Ｇ ａ
Ａ ｓ 、−Ｉ＋￥板２上には１゛ｅを含んでｎ形とな
った１、５μｍ程度の厚さのＧａＡＡＡＳからなる月形
クラッド層５か設けられ、この上にはＧａＡｓからなシ
０．１〜０．２μｍ程度の厚さの活性層６、Ｚｎを含ん
でｐ形と々っだ２．０μｍ程度の厚さの（Ｊ ａ １−
ｘ Ａ Ｚ ｘ Ａ ｓからなるｐ形りラッド層７．
０．５μｘｎ程度の厚さのＧａ 、−、ＡｔｙＡｓから
なる成長促進層１５と順次絖く。前記成長促進層１５は
後の工程でＺｎが拡散されてｐ形となる領域であること
から、エピタキシャル成長時にはｎ形あるいはｐ形のど
ちらの４電形でもよい。この工程では活性層６の上下に
相互に異なる導電形の領域が形成されることによってダ
ブルへテロ接合構造３ができめかる。また、前記ｐ形り
ラッド層７のＡｔの混晶比Ｘは通常よく用いられる０、
３〜０．３５程度である。また、成長促進層１５のＡｔ
の混晶比ｙは零ではないが極めて小さい数値で、たとえ
ば０．０１〜０．２程贋が有効である。
つぎに、同図中）に示すように、所定方向にメサエッチ
ング７４１６を平行に多数設けてストライプ部３を定間
隔に形成する。メサエッチングはＧａＡｓ基板２に達す
るようにする。また、活性層６の幅は略２μｍ程度とな
っている。
ング７４１６を平行に多数設けてストライプ部３を定間
隔に形成する。メサエッチングはＧａＡｓ基板２に達す
るようにする。また、活性層６の幅は略２μｍ程度とな
っている。
つぎに、同図（Ｃ）に示すように、液相エピタキシャル
成長法によって、このメサエツチング溝１６部にＺｎを
含んだＧａＡｔＡｓからなるｐ形の埋込み層４を成長さ
せる。そして、埋込み層４が成長促進層１５の表面（上
端）に達した時点でＴｅン含んだｎ形のＧａＡｓあるい
はＧ ａ 、−ｚ Ａ Ｚ ｚ Ａ ｓ カラなる平坦
化層１７を成長させ、たとえば０．５μｎ１程度の厚さ
に形成する。平坦化層１７は彼達する′電極とのコンタ
クト層となることがら、コンタクト抵抗の高いＧａＡｔ
Ａｓ ｊ ’）もＯａ Ａ ｓの方が望ましい。そこで
平坦化層１７はＱａＡｓまたはＧ ａ １ ＋ ｚ Ａ
ｔｚ Ａ ｓでもＡｔの混晶比Ｚ ノ９ｉ値か小さい
ものを選択する。
成長法によって、このメサエツチング溝１６部にＺｎを
含んだＧａＡｔＡｓからなるｐ形の埋込み層４を成長さ
せる。そして、埋込み層４が成長促進層１５の表面（上
端）に達した時点でＴｅン含んだｎ形のＧａＡｓあるい
はＧ ａ 、−ｚ Ａ Ｚ ｚ Ａ ｓ カラなる平坦
化層１７を成長させ、たとえば０．５μｎ１程度の厚さ
に形成する。平坦化層１７は彼達する′電極とのコンタ
クト層となることがら、コンタクト抵抗の高いＧａＡｔ
Ａｓ ｊ ’）もＯａ Ａ ｓの方が望ましい。そこで
平坦化層１７はＱａＡｓまたはＧ ａ １ ＋ ｚ Ａ
ｔｚ Ａ ｓでもＡｔの混晶比Ｚ ノ９ｉ値か小さい
ものを選択する。
一方、１ＪＩＪ記成長促進層１５のＡｔの混晶比ｙは零
としてＧ ａ Ａ ｓとしておくと、埋込み層４の成長
時に同時に成長促進層１５上にも埋込み層４を構成する
ｐ形ＧａＡｔＡＳ が成長してしまうことがら、所期の
目的であるチップの多層々１１造側表団の平坦化が図れ
なくなる。したがって、成長促進層１５のＡ４の混晶比
ｙは零を採用できないことに々る。
としてＧ ａ Ａ ｓとしておくと、埋込み層４の成長
時に同時に成長促進層１５上にも埋込み層４を構成する
ｐ形ＧａＡｔＡＳ が成長してしまうことがら、所期の
目的であるチップの多層々１１造側表団の平坦化が図れ
なくなる。したがって、成長促進層１５のＡ４の混晶比
ｙは零を採用できないことに々る。
また、ｙの数値を大きくすれば、埋込み１＠４上に平坦
化層１７をいくら成長させても成長促進層１５上には成
長しガい。そこで、前述のようにｙの数値を０．０１〜
０．２程度にしておくと、成長促進層１５上にも平坦化
層１７が同様に成長し始める。
化層１７をいくら成長させても成長促進層１５上には成
長しガい。そこで、前述のようにｙの数値を０．０１〜
０．２程度にしておくと、成長促進層１５上にも平坦化
層１７が同様に成長し始める。
このｙの数値は本発明者が実験によって求めたもので、
上下限値はこれに限定されないが略この種間と推定でき
る。
上下限値はこれに限定されないが略この種間と推定でき
る。
また、埋込み層４が成長促進層１５の上端に達した時点
で平坦化層１７の成長に切）変える操作は、成長促進層
１５の上面と埋込み層４の盛シ上がシ部分との間に段差
が生じないうちに平坦化層１７を成長させ、チップのス
トライプ部３およびその両側領域に対応する表面の平坦
化を図るためであシ、かつ有効であることによる。
で平坦化層１７の成長に切）変える操作は、成長促進層
１５の上面と埋込み層４の盛シ上がシ部分との間に段差
が生じないうちに平坦化層１７を成長させ、チップのス
トライプ部３およびその両側領域に対応する表面の平坦
化を図るためであシ、かつ有効であることによる。
また、平坦化層１７をｎ形にすることは、絶縁膜を用い
て電流狭窄化を行なった場合、絶縁膜による段差が生じ
、チップの表面の平坦化が損なわれることを嫌ってでの
ことで、ｐ形の埋込み層４との間で逆バイアスとなるよ
うにするためである。
て電流狭窄化を行なった場合、絶縁膜による段差が生じ
、チップの表面の平坦化が損なわれることを嫌ってでの
ことで、ｐ形の埋込み層４との間で逆バイアスとなるよ
うにするためである。
したがって、ＧａＡｓ層板をｐ形とするチップではこの
平坦化層４はｐ形となる。
平坦化層４はｐ形となる。
つぎに、同図（ｄ）で示すように常用のホトエツチング
技術を用いてｐ形りラッド鳩７の途中に丘でストライプ
状にＺｎを拡散（拡敢狽城には点点２施して、））る。
技術を用いてｐ形りラッド鳩７の途中に丘でストライプ
状にＺｎを拡散（拡敢狽城には点点２施して、））る。
）してコンタクト層なりに成する。その後、ホトエツチ
ング時に用いたマスクを除去し、平坦化層１７上にＣｒ
、Ａｕからなるｐ形の電憾９を形成し、かつウェハ１４
の１面にＡｕ（ｊｅＮ ｉ、 Ｃｒ 。
ング時に用いたマスクを除去し、平坦化層１７上にＣｒ
、Ａｕからなるｐ形の電憾９を形成し、かつウェハ１４
の１面にＡｕ（ｊｅＮ ｉ、 Ｃｒ 。
Ａｕからなるｎ形の電極１ｏを形成づ−る。
つぎに、ウェハ１４に外力を加え又臂開→面に旧って襞
間するとともに、埋込み鳩４の中央部分で分断して同図
（ｅ）で示１−ように、たとえＦＪ、 ３００ Ｘ４０
０μｍｎ口のチップ１を得る。
間するとともに、埋込み鳩４の中央部分で分断して同図
（ｅ）で示１−ように、たとえＦＪ、 ３００ Ｘ４０
０μｍｎ口のチップ１を得る。
このようなりＨチップ１はｐ彫箪極９とのコンタクトは
ＧａＡｓ層あるいはＡｔの混晶比Ｚの数１１１！。
ＧａＡｓ層あるいはＡｔの混晶比Ｚの数１１１！。
が零に近い数値となっているため、コンタクト抵抗Ｒｃ
は従来のＵａＡｚＡｓの略狛程度ともなる。
は従来のＵａＡｚＡｓの略狛程度ともなる。
Ｂ）１チツプにあってはコンタクト抵抗Ｒｃはシリーズ
抵抗Ｒ８の６０％程度を占める。この結果、シリーズ抵
抗Ｒ５は従来の１０Ω程度のものが５Ω程度となり、コ
ンタクト部の熱発生の低減、さらには素子の長寿命化が
図れる。
抵抗Ｒ８の６０％程度を占める。この結果、シリーズ抵
抗Ｒ５は従来の１０Ω程度のものが５Ω程度となり、コ
ンタクト部の熱発生の低減、さらには素子の長寿命化が
図れる。
また、このようなりＨチップ１は第４図に示ずように、
ザブマウント１２の導電層」８上にソルダー１１を介し
て固定１−る除、ｐ形電極９を介して接続しても接続面
中央部は従来のように窪みを有することなく平担である
ことから、ソルダー１１の濡れ性が悪くなることもなく
なり、空洞を生じることもなく密着ツーる。このため、
熱抵抗も設計値を越えることかなく、スクリーニング歩
留も向上する。
ザブマウント１２の導電層」８上にソルダー１１を介し
て固定１−る除、ｐ形電極９を介して接続しても接続面
中央部は従来のように窪みを有することなく平担である
ことから、ソルダー１１の濡れ性が悪くなることもなく
なり、空洞を生じることもなく密着ツーる。このため、
熱抵抗も設計値を越えることかなく、スクリーニング歩
留も向上する。
なお、不発明は前記実施例に１辰定されるものではなく
、他の構造のＢＨ手導体レーザー素子の製造にも適用で
きる。たとえば、いずれも公知であるが、活性層の隣り
に光ガイド層を設けて光出力を向上させた構造、埋込み
層を二層構造として、下層をブロッキング層としてリー
ク電流の低減化を図った構造等、ダブルへテロ接合稿造
上と埋込み層上との間に段差ケ有するＢＨＨ導体レーザ
ー素子の製造に適用できる。
、他の構造のＢＨ手導体レーザー素子の製造にも適用で
きる。たとえば、いずれも公知であるが、活性層の隣り
に光ガイド層を設けて光出力を向上させた構造、埋込み
層を二層構造として、下層をブロッキング層としてリー
ク電流の低減化を図った構造等、ダブルへテロ接合稿造
上と埋込み層上との間に段差ケ有するＢＨＨ導体レーザ
ー素子の製造に適用できる。
第１１ｙ、ｉは従来のＨＨ午非導体レーザー素子示す世
ｆ面図、 第２図は同じ（Ｂ）Ｉ半４体レーザー、べ子の７１−＜
良固定状態を示１−断■図、 第３図（ａ）〜（ｅ）は不発明の一実７＃１ｉｙｌＪ
ＰＣよる１３トｉ半纒体し〜ザー素子の製造方法馨示１
Ｍ団図、第４図は同じ（１３１−１半４体レーザー八寸
のし」定状態を示す断面図である。 １・・・半尋坏し−ザー累子（チノズノ、２・・（Ｊａ
Ａｓ基板、３・・・ダブルへテロ接合構造、４・リイ込
・り層、５・・ｎ形りラッド層、６・・・活性層、７・
・ｐ彬りラッド層、８・・・絶絃膜、９，１０・・′龜
１歩、１１・・・ソルダー、１２・・・サブマウント、
１３・・・とと洞、１４・・・半導体薄板（ウェハ）、
１５・・・成＆促連層、１６・・・メサエツチング溝、
１７・・・平坦化ツメ１．１８・・・導電層。 代理人 升埋士 高 倫 明 人 ゛・、・ ）
ｆ面図、 第２図は同じ（Ｂ）Ｉ半４体レーザー、べ子の７１−＜
良固定状態を示１−断■図、 第３図（ａ）〜（ｅ）は不発明の一実７＃１ｉｙｌＪ
ＰＣよる１３トｉ半纒体し〜ザー素子の製造方法馨示１
Ｍ団図、第４図は同じ（１３１−１半４体レーザー八寸
のし」定状態を示す断面図である。 １・・・半尋坏し−ザー累子（チノズノ、２・・（Ｊａ
Ａｓ基板、３・・・ダブルへテロ接合構造、４・リイ込
・り層、５・・ｎ形りラッド層、６・・・活性層、７・
・ｐ彬りラッド層、８・・・絶絃膜、９，１０・・′龜
１歩、１１・・・ソルダー、１２・・・サブマウント、
１３・・・とと洞、１４・・・半導体薄板（ウェハ）、
１５・・・成＆促連層、１６・・・メサエツチング溝、
１７・・・平坦化ツメ１．１８・・・導電層。 代理人 升埋士 高 倫 明 人 ゛・、・ ）
Claims (1)
- １、 ＧａＡｓ基板の主面に順次エピタキシャル層を
成長させてダブルへテロ接合構造を形成する工程と、エ
ツチングによってダブルへテロ接合構造をストライプ状
に残す工程と、前記エツチングによって除去された部分
に埋込み層を形成する工程とを有する埋込みへテロ形半
導体レーザー素子の製造方法において、前記ダブルへテ
ロ接合構造形成時に最上層に比較的混晶比の小なるＧａ
ＡｚＡｓからなる成長促進層を形成するとともに、埋込
み層形成時には埋込み層の成長端が前記成長促進層に達
した段階で埋込み層および成長促進層上に亘って連続し
てエピタキシャル成長を行ないＧａＡｓまたはＧａ Ａ
ＩＡ ｓ からなシかつ中央部表面が平坦となる平坦
化層を形成することを特徴とする埋込みへテロ形半導体
レーザー素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8265183A JPS59208884A (ja) | 1983-05-13 | 1983-05-13 | 埋込ヘテロ形半導体レ−ザ−素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8265183A JPS59208884A (ja) | 1983-05-13 | 1983-05-13 | 埋込ヘテロ形半導体レ−ザ−素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208884A true JPS59208884A (ja) | 1984-11-27 |
Family
ID=13780330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8265183A Pending JPS59208884A (ja) | 1983-05-13 | 1983-05-13 | 埋込ヘテロ形半導体レ−ザ−素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208884A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287082A (ja) * | 1987-05-19 | 1988-11-24 | Sharp Corp | 半導体レ−ザ素子 |
| US5028563A (en) * | 1989-02-24 | 1991-07-02 | Laser Photonics, Inc. | Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays |
| US5119388A (en) * | 1989-02-24 | 1992-06-02 | Laser Photonics, Inc. | Low tuning rate PbTe/PbEuSeTe buried quantum well tunable diode lasers and arrays |
-
1983
- 1983-05-13 JP JP8265183A patent/JPS59208884A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287082A (ja) * | 1987-05-19 | 1988-11-24 | Sharp Corp | 半導体レ−ザ素子 |
| US5028563A (en) * | 1989-02-24 | 1991-07-02 | Laser Photonics, Inc. | Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays |
| US5119388A (en) * | 1989-02-24 | 1992-06-02 | Laser Photonics, Inc. | Low tuning rate PbTe/PbEuSeTe buried quantum well tunable diode lasers and arrays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017130657A (ja) | 光半導体素子の製造方法および光半導体素子 | |
| JPH05304337A (ja) | 半導体素子の製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPH0332080A (ja) | 半導体発光素子およびその製造方法 | |
| JPS59208884A (ja) | 埋込ヘテロ形半導体レ−ザ−素子の製造方法 | |
| JPH05102615A (ja) | 半導体装置およびその製造方法 | |
| JPS60251689A (ja) | 半導体レ−ザ素子及びその製法 | |
| JPH08111565A (ja) | 半導体光素子および製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS5885584A (ja) | 半導体レ−ザ | |
| JP2004022934A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH05121722A (ja) | 半導体発光装置およびその製造方法 | |
| JPH0637388A (ja) | 半導体レーザ素子 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| KR100304658B1 (ko) | 반도체 레이저 소자 및 그 제조방법 | |
| JPH0377391A (ja) | 半導体レーザ | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0810779B2 (ja) | 半導体レ−ザ | |
| JPS62193189A (ja) | 半導体発光装置 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH05121721A (ja) | 半導体発光装置およびその製造方法 | |
| JP2007110034A (ja) | 半導体光素子の製造方法、及び半導体光素子 | |
| JPH067621B2 (ja) | 半導体レ−ザ装置およびその製造方法 |