JPS62193189A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS62193189A JPS62193189A JP61032885A JP3288586A JPS62193189A JP S62193189 A JPS62193189 A JP S62193189A JP 61032885 A JP61032885 A JP 61032885A JP 3288586 A JP3288586 A JP 3288586A JP S62193189 A JPS62193189 A JP S62193189A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- emitting device
- light emitting
- insulation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体発光装置に於いて、ストライプ状の発
光領域を含むメサを構成する為に表面から基板に達する
ように形成された溝を高抵抗埋め込み層で埋め、該高抵
抗埋め込み層の両外側端を越えない幅を持ち且つ該高抵
抗埋め込み層の表面及び前記メサの表面に接して形成さ
、れ該高抵抗埋め込み層とは反対導電型である半導体層
を形成し、該半導体層上に於いてコンタクトする電極を
形成することに依り、該電極が幅広く形成されていても
、前記半導体層上に存在する限り前記高抵抗埋め込み層
に接触することを皆無となし、その結果、大きな漏れ電
流を発生することがなく、従って、闇値電流の低下、カ
ット・オフ周波数の向上を可能とし、安定なレーザ発振
が行われるようにしたものである。
光領域を含むメサを構成する為に表面から基板に達する
ように形成された溝を高抵抗埋め込み層で埋め、該高抵
抗埋め込み層の両外側端を越えない幅を持ち且つ該高抵
抗埋め込み層の表面及び前記メサの表面に接して形成さ
、れ該高抵抗埋め込み層とは反対導電型である半導体層
を形成し、該半導体層上に於いてコンタクトする電極を
形成することに依り、該電極が幅広く形成されていても
、前記半導体層上に存在する限り前記高抵抗埋め込み層
に接触することを皆無となし、その結果、大きな漏れ電
流を発生することがなく、従って、闇値電流の低下、カ
ット・オフ周波数の向上を可能とし、安定なレーザ発振
が行われるようにしたものである。
本発明は、発光領域の両側にストライプ状の電流制限層
が形成されている形式の所謂ダブル・チャネル（２重溝
）を有する埋め込み型半導体発光装置の改良に関する。
が形成されている形式の所謂ダブル・チャネル（２重溝
）を有する埋め込み型半導体発光装置の改良に関する。
第６図は従来の埋め込み型半導体発光装置の要部切断正
面図を表している。
面図を表している。
図に於いて、１はｎ＋型１ｎＰ基板、２はｎ型ＩｎＧａ
ＡｓＰ活性層、２Ａはｎ型Ｉ ｎＧａ Ａ ｓＰ活性層
２の一部であるストライプ状発光領域、３はｐ型１ｎＰ
クラッド層、４はｎ−型ＩｎＰ高抵抗埋め込み層、５は
Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕからなるｐ側電極、６
はＡｕ−Ｇｅからなるｎ側電極をそれぞれ示している。
ＡｓＰ活性層、２Ａはｎ型Ｉ ｎＧａ Ａ ｓＰ活性層
２の一部であるストライプ状発光領域、３はｐ型１ｎＰ
クラッド層、４はｎ−型ＩｎＰ高抵抗埋め込み層、５は
Ｔ ｉ ／ Ｐ ｔ ／ Ａ ｕからなるｐ側電極、６
はＡｕ−Ｇｅからなるｎ側電極をそれぞれ示している。
この従来例をレーザ動作させるには、ｎ型ＩｎＧａＡｓ
Ｐ活性層２の一部であるストライプ状発光領域２Ａとｐ
型ＩｎＰクラッド層３とで生成されるヘテロ接合ダイオ
ードに順方向バイアス電圧を印加し、特に、ストライプ
状発光領域２Ａに電流を注入することによって行われる
。
Ｐ活性層２の一部であるストライプ状発光領域２Ａとｐ
型ＩｎＰクラッド層３とで生成されるヘテロ接合ダイオ
ードに順方向バイアス電圧を印加し、特に、ストライプ
状発光領域２Ａに電流を注入することによって行われる
。
このような構造の半導体発光装置に於いて、そのレーザ
特性を向上するには、ストライプ状発光領域２Ａを通過
しない電流、即ち、漏れ電流をできるかぎり抑制するこ
とが必要である。
特性を向上するには、ストライプ状発光領域２Ａを通過
しない電流、即ち、漏れ電流をできるかぎり抑制するこ
とが必要である。
この場合に於ける漏れ電流の抑制は、主として、ｐ型１
ｎＰクラッド層３とｎ′″型ＩｎＰ高抵抗埋め込み層４
で構成されるｐｎ接合ダイオードの順方向立ち上がり電
圧が前記へテロ接合ダイオードのそれと比較し高いこと
を利用して行われている。
ｎＰクラッド層３とｎ′″型ＩｎＰ高抵抗埋め込み層４
で構成されるｐｎ接合ダイオードの順方向立ち上がり電
圧が前記へテロ接合ダイオードのそれと比較し高いこと
を利用して行われている。
この従来例は、良品が得られた場合には、光の閉じ込め
及び電流の閉じ込めが良好に行われ、優れた特性を示す
が、再現性良く良品を製造することが甚だ困難である。
及び電流の閉じ込めが良好に行われ、優れた特性を示す
が、再現性良く良品を製造することが甚だ困難である。
第７図は第６図に関して説明した従来例の欠点を説明す
る為の要部切断正面図を表し、第６図に於いて用いた記
号と同記号は同部分を表すか或いは同じ意味を持つもの
とする。
る為の要部切断正面図を表し、第６図に於いて用いた記
号と同記号は同部分を表すか或いは同じ意味を持つもの
とする。
この従来例では、ｎ側電極５の幅が第６図に示したもの
に比較して広く、従って、ｎ−型１ｎＰ高抵抗埋め込み
層４にもコンタクトしている。
に比較して広く、従って、ｎ−型１ｎＰ高抵抗埋め込み
層４にもコンタクトしている。
このような構成になると、矢印で指示しであるように、
前記へテロ接合ダイオードは勿論のこと、前記ｐｎ接合
ダイオードも通らない漏れ電流ｉＬが多量に流れ、レー
ザ発振することが不可能になる。
前記へテロ接合ダイオードは勿論のこと、前記ｐｎ接合
ダイオードも通らない漏れ電流ｉＬが多量に流れ、レー
ザ発振することが不可能になる。
従って、第６図に見られるような形式の半導体発光装置
では、ｎ−型ＩｎＰ高抵抗埋め込み層４で埋められた溝
に依ってメサを成している部分に於けるｐ型１ｎＰクラ
ッド層３の直上のみにｎ側電極５を形成する必要がある
。
では、ｎ−型ＩｎＰ高抵抗埋め込み層４で埋められた溝
に依ってメサを成している部分に於けるｐ型１ｎＰクラ
ッド層３の直上のみにｎ側電極５を形成する必要がある
。
一般に、半導体発光装置に於いて、安定にレーザ発振さ
せる為には、ストライプ状をなす発光領１２Ａの幅を１
．５〔μｍ〕以下にすることが必要であり、このように
狭い発光領域２Ａを有する半導体発光装置に対し、第６
図に関して説明したような従来技術を適用することは、
研究段階ではともかくとして、量産段階では不可能に近
いほど困難なことであり、また、電極の幅が狭いと半導
体発光装置をヒート・シンクにマウントしても良好な熱
放散を行うことができない。
せる為には、ストライプ状をなす発光領１２Ａの幅を１
．５〔μｍ〕以下にすることが必要であり、このように
狭い発光領域２Ａを有する半導体発光装置に対し、第６
図に関して説明したような従来技術を適用することは、
研究段階ではともかくとして、量産段階では不可能に近
いほど困難なことであり、また、電極の幅が狭いと半導
体発光装置をヒート・シンクにマウントしても良好な熱
放散を行うことができない。
本発明は、半導体発光装置の製造を容易に且つ熱放散を
良好する為、電極の幅を広くしても、漏れ電流の増加を
招来することがないようにする。
良好する為、電極の幅を広くしても、漏れ電流の増加を
招来することがないようにする。
本発明に依る半導体発光装置では、活性層（例えばｎ型
［ｎＧａＡｓＰ活性層８）を含んで積層された諸手導体
層をストライプ状のメサにする為に表面から基板（例え
ばｎ＋型１ｎＰ基板７）に達するまで作成された二本の
溝（例えば溝１０）と、該二本の溝を埋め且つ表面が平
坦である高抵抗埋め込み層（例えばｎ−型ＩｎＰ高抵抗
埋め込み層１０Ａ）と、該二本の高抵抗埋め込み層に於
ける両外側端を越えない幅を有し且つ該高抵抗埋め込み
層の表面及び前記メサの表面に接して形成され咳高抵抗
埋め込み層とは反対導電型である半導体層（例えばｐ＋
型１ｎＰ層）と、該半導体層上に形成されてコンタクト
するストライプ状の電極（例えばｐ側電極１２）とを備
えてなる構成を採っている。
［ｎＧａＡｓＰ活性層８）を含んで積層された諸手導体
層をストライプ状のメサにする為に表面から基板（例え
ばｎ＋型１ｎＰ基板７）に達するまで作成された二本の
溝（例えば溝１０）と、該二本の溝を埋め且つ表面が平
坦である高抵抗埋め込み層（例えばｎ−型ＩｎＰ高抵抗
埋め込み層１０Ａ）と、該二本の高抵抗埋め込み層に於
ける両外側端を越えない幅を有し且つ該高抵抗埋め込み
層の表面及び前記メサの表面に接して形成され咳高抵抗
埋め込み層とは反対導電型である半導体層（例えばｐ＋
型１ｎＰ層）と、該半導体層上に形成されてコンタクト
するストライプ状の電極（例えばｐ側電極１２）とを備
えてなる構成を採っている。
前記手段を採ると、電極が平面的に見て高抵抗埋め込み
層上に位置していても、該電極と咳高抵抗層の間には該
高抵抗埋め込み層と反対導電型の半導体層が存在してい
るので、電流は該半導体層−高抵抗埋め込み層の経路で
基板に流れ込むよりも、メサの部分に流れるほうが遥か
に容易であるから、従来の半導体発光装置に於けるよう
な大きな漏れ電流を発生することがなく、その結果、闇
値電流の低下、カット・オフ周波数の向上が可能となり
、安定なレーザ発振が行われ、また、前記電極も幅広く
形成することができるから、製造が容易になり、熱放散
も良好になる。
層上に位置していても、該電極と咳高抵抗層の間には該
高抵抗埋め込み層と反対導電型の半導体層が存在してい
るので、電流は該半導体層−高抵抗埋め込み層の経路で
基板に流れ込むよりも、メサの部分に流れるほうが遥か
に容易であるから、従来の半導体発光装置に於けるよう
な大きな漏れ電流を発生することがなく、その結果、闇
値電流の低下、カット・オフ周波数の向上が可能となり
、安定なレーザ発振が行われ、また、前記電極も幅広く
形成することができるから、製造が容易になり、熱放散
も良好になる。
第１図乃至第５図は本発明一実施例を解説する為の工程
要所に於ける半導体発光装置の要部切断正面図を表し、
以下、これ等の図を参照しつつ説明する。
要所に於ける半導体発光装置の要部切断正面図を表し、
以下、これ等の図を参照しつつ説明する。
第１図参照
（１） 例えば、液相エピタキシャル成長（Ｉｉｑｕ
ｉｄ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＬＰＥ）法を
適用し、ｎ＋型１ｎＰ基板７上にｎ型ＩｎＧａＡｓＰ活
性層８、ｐ型１ｎＰクラッド層９を順に成長させる。
ｉｄ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＬＰＥ）法を
適用し、ｎ＋型１ｎＰ基板７上にｎ型ＩｎＧａＡｓＰ活
性層８、ｐ型１ｎＰクラッド層９を順に成長させる。
ここで各部分の主なデータを例示すると次の通りである
。
。
（ａ） ｎ＋型１ｎＰ基板７について厚さ二〜５００
〔μｍ〕 大きさ：２０Ｘ２０ Ｃ龍２〕 面指数： （１００） 不純物：Ｓｎ 不純物濃度： ２ Ｘ １０１８（ｃｍ−３）（ｂｌ
ｎ型１ ｎＧａＡｓ Ｐ活性層８について厚さ：０．
５（μｍ〕 ｆｃｌ ｐ型１ｎＰクラッド層９について厚さ：〜３
〔μｍ〕 不純物：Ｃｄ 不純物濃度： ５ Ｘ １０” （ｃ＋＋＋−’）第
２図参照 （２） 例えば、スパッタリング法を適用し、Ｓ’ｉ
０２からなる絶縁膜を例えば〜３０００ （人〕程度の
厚さに形成する。
〔μｍ〕 大きさ：２０Ｘ２０ Ｃ龍２〕 面指数： （１００） 不純物：Ｓｎ 不純物濃度： ２ Ｘ １０１８（ｃｍ−３）（ｂｌ
ｎ型１ ｎＧａＡｓ Ｐ活性層８について厚さ：０．
５（μｍ〕 ｆｃｌ ｐ型１ｎＰクラッド層９について厚さ：〜３
〔μｍ〕 不純物：Ｃｄ 不純物濃度： ５ Ｘ １０” （ｃ＋＋＋−’）第
２図参照 （２） 例えば、スパッタリング法を適用し、Ｓ’ｉ
０２からなる絶縁膜を例えば〜３０００ （人〕程度の
厚さに形成する。
（３）通常のフォト・リソグラフィ技術を適用し、前記
絶縁膜のエツチングを行い、高抵抗埋め込み層を埋め込
む溝を形成するのに必要な開口を設ける。
絶縁膜のエツチングを行い、高抵抗埋め込み層を埋め込
む溝を形成するのに必要な開口を設ける。
（４）通常のフォト・リソグラフィ技術を適用し、前記
開口を有する絶縁膜をマスクとして表面のｐ型ｆｎＰク
ラッド層９からｎ＋型１ｎＰ基板７に達するエツチング
を行って溝１０を形成する。
開口を有する絶縁膜をマスクとして表面のｐ型ｆｎＰク
ラッド層９からｎ＋型１ｎＰ基板７に達するエツチング
を行って溝１０を形成する。
この溝１０を形成する際のデータを例示すると次の通り
である。
である。
エツチング液： Ｂ ｒ ２ ： ＨＢ ｒ ： Ｈ２
０＝ １ ：１７：３４ 中央のストライブ部分の幅：１．５Ｃμｍ〕溝ｌＯの幅
：〜９〔μｍ〕 溝１０の深さ：〜５ 〔μｍ〕 （５） 例えば、ＶＰＥ法を適用し、溝１０を埋める
ｎ−型１ｎＰ高抵抗埋め込み層１０Ａを形成する。
０＝ １ ：１７：３４ 中央のストライブ部分の幅：１．５Ｃμｍ〕溝ｌＯの幅
：〜９〔μｍ〕 溝１０の深さ：〜５ 〔μｍ〕 （５） 例えば、ＶＰＥ法を適用し、溝１０を埋める
ｎ−型１ｎＰ高抵抗埋め込み層１０Ａを形成する。
このｎ″′型ＩｎＰ高抵抗埋め込み層１０Ａに於ける抵
抗率は従来技術に依った場合と同様に〜ＩＯ’ＣΩ・ｃ
ｍ’Ｊ程度であり、また、成長は溝１０が完全に埋まり
、表面が平坦になったところで停止させる。
抗率は従来技術に依った場合と同様に〜ＩＯ’ＣΩ・ｃ
ｍ’Ｊ程度であり、また、成長は溝１０が完全に埋まり
、表面が平坦になったところで停止させる。
（６）マスクとして用いたＳ ｉ０２からなる絶縁膜を
除去する。
除去する。
第３図参照
（７１ＬＰＥ法或いはＶＰＥ法を適用し、厚さが約１
（μｍ）程度であるｐ＋梨型１ｎＰ成する。
（μｍ）程度であるｐ＋梨型１ｎＰ成する。
第４図参照
（８） 再びスパッタリング法を適用し、例えばＳｉ
Ｏ２からなる絶縁膜を厚さ〜３０００ （人〕程度に形
成する。
Ｏ２からなる絶縁膜を厚さ〜３０００ （人〕程度に形
成する。
（９）通常のフォト・リソグラフィ技術を適用し、前記
絶縁膜のパターニングを行い、その幅が２本のｎ−型１
ｎＰ高抵抗埋め込み層ＩＯＡの両外側端を越えない程度
のマスク膜とする。
絶縁膜のパターニングを行い、その幅が２本のｎ−型１
ｎＰ高抵抗埋め込み層ＩＯＡの両外側端を越えない程度
のマスク膜とする。
Ｑ［Ｉ ｐ＋梨型１ｎＰ
ク９フ層９に達するメサ・エツチングを行う。
このメサ形成に依り、ｐ＋型ＩｎＰ層１１はｎ−型１ｎ
Ｐ高抵抗埋め込み層２０Ａの外側に在るｐ型１ｎＰクラ
ッド層９とは絶縁される。
Ｐ高抵抗埋め込み層２０Ａの外側に在るｐ型１ｎＰクラ
ッド層９とは絶縁される。
第５図参照
■ 通常の技法、例えば、蒸着法、フォト・リソグラフ
ィ技術、合金化法などを適用し、ｎ側電極１２及びｎ側
電極１３を形成する。
ィ技術、合金化法などを適用し、ｎ側電極１２及びｎ側
電極１３を形成する。
この場合のｎ側電極１２はＴ ｉ ／ Ｐ ｔ ／ Ａ
ｕを、ｎ側電極１３はＡｕ−Ｇｅをそれぞれ用いて構
成することができる。
ｕを、ｎ側電極１３はＡｕ−Ｇｅをそれぞれ用いて構
成することができる。
このようにして完成した半導体発光装置では、共振器長
：３００（μｍ〕 平均閾値電流１ ｔｈ ： １６ （ｍＡ）カット・オ
フ周波数： ２． １ ［ＧＨｚ）Ｉ ｄ ／ Ｉい
＝１．０５ ３ （ｄＢ）ダウン値 が得られた。
：３００（μｍ〕 平均閾値電流１ ｔｈ ： １６ （ｍＡ）カット・オ
フ周波数： ２． １ ［ＧＨｚ）Ｉ ｄ ／ Ｉい
＝１．０５ ３ （ｄＢ）ダウン値 が得られた。
このように優れた特性が得られた理由は、ｐ＋型ｒｎＰ
層１１とｎ−型１ｎＰ高抵抗埋め込み層１０Ａで生成さ
れるｐｎ接合ダイオードの電流阻止効果に依るものであ
る。
層１１とｎ−型１ｎＰ高抵抗埋め込み層１０Ａで生成さ
れるｐｎ接合ダイオードの電流阻止効果に依るものであ
る。
比較の為、第６図に見られる形式の半導体発光装置を同
一ディメンションで同時に作成したところ、 平均閾値電流■い：Ｉ８（ｍＡ） カット・オフ周波数： １． ３ （Ｇｌｌｚ）Ｉ ｄ
／ Ｉい＝１．０５ であった。
一ディメンションで同時に作成したところ、 平均閾値電流■い：Ｉ８（ｍＡ） カット・オフ周波数： １． ３ （Ｇｌｌｚ）Ｉ ｄ
／ Ｉい＝１．０５ であった。
前記実施例では、半導体発光装置は通常の構造のものを
対象としたが、例えば、回折格子を有する分布帰還型の
ものなどに実施することができるのは勿論である。
対象としたが、例えば、回折格子を有する分布帰還型の
ものなどに実施することができるのは勿論である。
本発明に依る半導体発光装置に於いては、ストライプ状
の発光領域を含むメサを構成する為に表面から基板に達
するように形成された溝を高抵抗埋め込み層で埋め、咳
高抵抗埋め込み層の両外側端を越えない幅を持ち且つ該
高抵抗埋め込み層の表面及び前記メサの表面に接して形
成され該高抵抗埋め込み層とは反対導電型である半導体
層を形成し、該半導体層上に於いてコンタクトする電極
を形成した構成を採っている。
の発光領域を含むメサを構成する為に表面から基板に達
するように形成された溝を高抵抗埋め込み層で埋め、咳
高抵抗埋め込み層の両外側端を越えない幅を持ち且つ該
高抵抗埋め込み層の表面及び前記メサの表面に接して形
成され該高抵抗埋め込み層とは反対導電型である半導体
層を形成し、該半導体層上に於いてコンタクトする電極
を形成した構成を採っている。
このような構成を採ることに依り、ストライプ状の電極
が幅広く形成されていても、それが前記高抵抗埋め込み
層と反対導電型の半導体層上に存在する限り前記高抵抗
埋め込み層に接触することは皆無であり、その結果、大
きな漏れ電流を発生することがなく、従って、闇値電流
の低下、カット・オフ周波数の向上を可能とし、安定な
レーザ発振が行われ、また、ストライプ状の電極を形成
する際、それ自体を微細化することが不要になることは
勿論、微細な位置合わせも不要になるから製造が容易と
なり、更にまた、ヒート・シンクにマウントした場合の
熱放散は良好である。
が幅広く形成されていても、それが前記高抵抗埋め込み
層と反対導電型の半導体層上に存在する限り前記高抵抗
埋め込み層に接触することは皆無であり、その結果、大
きな漏れ電流を発生することがなく、従って、闇値電流
の低下、カット・オフ周波数の向上を可能とし、安定な
レーザ発振が行われ、また、ストライプ状の電極を形成
する際、それ自体を微細化することが不要になることは
勿論、微細な位置合わせも不要になるから製造が容易と
なり、更にまた、ヒート・シンクにマウントした場合の
熱放散は良好である。
第１図乃至第５図は本発明一実施例を製造する場合につ
いて説明する為め工程要所に於ける半導体発光装置の要
部切断正面図、第６図は従来例の要部切断正面図、第７
図は従来例の欠点を説明する為の要部切断正面図をそれ
ぞれ表している。 図に於いて、７はｎ＋型１ｎＰ基板、８はｎ型ＩｎＧａ
ＡｓＰ活性層、８Ａはｎ型ＩｎＧａＡｓＰ活性層８の一
部であるストライプ状の発光領域、９はｐ型１ｎＰクラ
ッド層、１０は溝、ＩＯＡは溝ｌＯを埋めるｎ−型Ｉｎ
Ｐ高抵抗埋め込み層、１１はｐ＋型ＩｎＰ層、１２はｐ
側電極、１３はｎ側電極をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 実施例の製造過程を説明する為の工程要所に於ける半導
体発光装置の要部切断正面図 第３図 第４図 従来例を説明する為の要部切断正面図 第６図
いて説明する為め工程要所に於ける半導体発光装置の要
部切断正面図、第６図は従来例の要部切断正面図、第７
図は従来例の欠点を説明する為の要部切断正面図をそれ
ぞれ表している。 図に於いて、７はｎ＋型１ｎＰ基板、８はｎ型ＩｎＧａ
ＡｓＰ活性層、８Ａはｎ型ＩｎＧａＡｓＰ活性層８の一
部であるストライプ状の発光領域、９はｐ型１ｎＰクラ
ッド層、１０は溝、ＩＯＡは溝ｌＯを埋めるｎ−型Ｉｎ
Ｐ高抵抗埋め込み層、１１はｐ＋型ＩｎＰ層、１２はｐ
側電極、１３はｎ側電極をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 実施例の製造過程を説明する為の工程要所に於ける半導
体発光装置の要部切断正面図 第３図 第４図 従来例を説明する為の要部切断正面図 第６図
Claims (1)
- 【特許請求の範囲】 活性層を含んで積層された諸半導体層をストライプ状の
メサにする為に表面から基板に達するまで作成された二
本の溝と、 該二本の溝を埋め且つ表面が平坦である高抵抗埋め込み
層と、 該二本の高抵抗埋め込み層に於ける両外側端を越えない
幅を有し且つ該高抵抗埋め込み層の表面及び前記メサの
表面に接して形成され該高抵抗埋め込み層とは反対導電
型である半導体層と、該半導体層上に形成されてコンタ
クトするストライプ状の電極と を備えてなることを特徴とする半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288586A JPH0697707B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288586A JPH0697707B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62193189A true JPS62193189A (ja) | 1987-08-25 |
| JPH0697707B2 JPH0697707B2 (ja) | 1994-11-30 |
Family
ID=12371328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3288586A Expired - Lifetime JPH0697707B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697707B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0222880A (ja) * | 1988-07-11 | 1990-01-25 | Fujitsu Ltd | 半導体発光素子の製造方法 |
| JPH0927658A (ja) * | 1995-07-13 | 1997-01-28 | Nec Corp | 半導体光集積回路およびその製造方法 |
-
1986
- 1986-02-19 JP JP3288586A patent/JPH0697707B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0222880A (ja) * | 1988-07-11 | 1990-01-25 | Fujitsu Ltd | 半導体発光素子の製造方法 |
| JPH0927658A (ja) * | 1995-07-13 | 1997-01-28 | Nec Corp | 半導体光集積回路およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697707B2 (ja) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07112098B2 (ja) | 半導体素子の製造方法 | |
| US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH09331110A (ja) | 光半導体装置、および光半導体装置の製造方法 | |
| JPS621296A (ja) | 多端子型半導体レ−ザ素子 | |
| JPH059951B2 (ja) | ||
| JPH0697707B2 (ja) | 半導体発光装置 | |
| JPS63144589A (ja) | 半導体レ−ザ素子 | |
| JPS59124183A (ja) | 発光半導体装置 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JPS62193191A (ja) | 半導体発光装置 | |
| JP2780337B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JPS6243193A (ja) | 半導体レ−ザ | |
| JPS6124839B2 (ja) | ||
| JPH02244690A (ja) | 半導体レーザ装置 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS59208884A (ja) | 埋込ヘテロ形半導体レ−ザ−素子の製造方法 | |
| JPH02283085A (ja) | 半導体レーザ | |
| JPS61276285A (ja) | 半導体発光装置 | |
| JPS59181084A (ja) | 半導体レ−ザ装置 | |
| JPS62193190A (ja) | 半導体発光装置 | |
| JPS6266694A (ja) | 半導体レ−ザ素子及びその製造方法 | |
| JPH10209568A (ja) | 半導体光デバイスの製造方法 |