JPS59209074A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS59209074A JPS59209074A JP58083528A JP8352883A JPS59209074A JP S59209074 A JPS59209074 A JP S59209074A JP 58083528 A JP58083528 A JP 58083528A JP 8352883 A JP8352883 A JP 8352883A JP S59209074 A JPS59209074 A JP S59209074A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- carrier wave
- current
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、電子計算機等の電源装置として適するインバ
ータ装置に関する。特に、半導体スイッチの過電流を抑
制するように制御する装置の改良に関するものである。
ータ装置に関する。特に、半導体スイッチの過電流を抑
制するように制御する装置の改良に関するものである。
第１図に従来例のインバータ装置の主回路を示す。Ｅは
直流電源、Ｘ、Ｙは直流電源端子である。
直流電源、Ｘ、Ｙは直流電源端子である。
８１〜Ｓ４は開閉スイッチ素子であって、例えばトラン
ジスタ、ＧＴＯサイリスタなどのような半導体スイッチ
が用いられる。破線で示す部分Ｉは直流から交流への変
換回路である。Ｆはその出力に得られる歪波交流から、
基本波周波数成分の正弦波を抽出するフィルタである。
ジスタ、ＧＴＯサイリスタなどのような半導体スイッチ
が用いられる。破線で示す部分Ｉは直流から交流への変
換回路である。Ｆはその出力に得られる歪波交流から、
基本波周波数成分の正弦波を抽出するフィルタである。
Ｌはこのインバータの負荷である。Ｔは変圧器、ＣＴは
電流検出用の変流器である。
電流検出用の変流器である。
このような装置の過電流抑圧のための電流制御は、変流
器ＣＴにより検出された出力電流が設定された電流値を
越えないように、電圧制御系に割込をかけ、定電流制御
を行うように構成されている。
器ＣＴにより検出された出力電流が設定された電流値を
越えないように、電圧制御系に割込をかけ、定電流制御
を行うように構成されている。
第２図はこのための従来例インバータ装置の制御系のブ
ロック構成図である。■は出力電圧の基準となる直流電
圧を発生する直流基準電圧回路である。２はインバータ
装置の出力電圧Ｖを直流に変換する整流平滑回路である
。３は誤差増幅器で、直流基準電圧１の出力と整流平滑
回路２の出力の差分を増幅する。、１′は出力電流制限
値の基準となる直流電圧を発生する直流基準電圧発生回
路である。２′はピークホールド回路で、出力電流ｉを
直流に変換し、かつ過電流がおさまった後に出力電圧を
ゆっくり立ち上げるための時定数回路をその内部に備え
る。３′は誤差増幅器で基準電圧１′の出力とピークホ
ールド回路２′の差分を増幅する。４は発振器である。
ロック構成図である。■は出力電圧の基準となる直流電
圧を発生する直流基準電圧回路である。２はインバータ
装置の出力電圧Ｖを直流に変換する整流平滑回路である
。３は誤差増幅器で、直流基準電圧１の出力と整流平滑
回路２の出力の差分を増幅する。、１′は出力電流制限
値の基準となる直流電圧を発生する直流基準電圧発生回
路である。２′はピークホールド回路で、出力電流ｉを
直流に変換し、かつ過電流がおさまった後に出力電圧を
ゆっくり立ち上げるための時定数回路をその内部に備え
る。３′は誤差増幅器で基準電圧１′の出力とピークホ
ールド回路２′の差分を増幅する。４は発振器である。
５は振幅変調器で、誤差増幅器３の出力と誤差増幅器３
′の出力のどちらが低い方の信号のレベルを用いて、発
振器４の出力振幅を変化させるように構成される。６は
三角波発生器である。７はＰＷＭ （パルス幅変調）回
路で、三角波発生器６の出力をキャリアとし、変調器５
の出力を変調入力として、パルス幅変調信号を発生させ
る。８は論理回路でＰＷＭ回路７の出力を開閉スイッチ
素子のオンオフパターンに変換する。
′の出力のどちらが低い方の信号のレベルを用いて、発
振器４の出力振幅を変化させるように構成される。６は
三角波発生器である。７はＰＷＭ （パルス幅変調）回
路で、三角波発生器６の出力をキャリアとし、変調器５
の出力を変調入力として、パルス幅変調信号を発生させ
る。８は論理回路でＰＷＭ回路７の出力を開閉スイッチ
素子のオンオフパターンに変換する。
このような従来例方式では、一時的に出力電流に過電流
が生じると、時間が経過して過電流がおさまったときに
、出力電圧を変圧器Ｔが飽和しないようにゆっくり上昇
させなければならない。すなわち、過電流が短時間しか
流れず直ちに定常負荷状態に復帰しても、変圧器Ｔの飽
和状態が回復しないかぎり、電圧異常低下は数サイクル
以上にわたり長時間績いてしまい、インパークの出力電
圧は直ちに定常電圧に復帰することができない。
が生じると、時間が経過して過電流がおさまったときに
、出力電圧を変圧器Ｔが飽和しないようにゆっくり上昇
させなければならない。すなわち、過電流が短時間しか
流れず直ちに定常負荷状態に復帰しても、変圧器Ｔの飽
和状態が回復しないかぎり、電圧異常低下は数サイクル
以上にわたり長時間績いてしまい、インパークの出力電
圧は直ちに定常電圧に復帰することができない。
したがって、この期間に負荷に電源が供給されなくなり
、負荷として情報処理装置が接続されている場合には、
その負荷に重大な影響を引き起す欠点がある。
、負荷として情報処理装置が接続されている場合には、
その負荷に重大な影響を引き起す欠点がある。
本発明は、このような従来例方式の欠点を改良するもの
で、一時的な過電流が発生したときに過電流が消滅すれ
ば直ちに出力電圧を正常値に復帰させることができ、負
荷の突入電流のような短時間の過電流が流れても、他の
負荷へ影響が及ぶことのないインバータ装置を提供する
ことを目的とする。
で、一時的な過電流が発生したときに過電流が消滅すれ
ば直ちに出力電圧を正常値に復帰させることができ、負
荷の突入電流のような短時間の過電流が流れても、他の
負荷へ影響が及ぶことのないインバータ装置を提供する
ことを目的とする。
本発明第一の発明は、上記変圧器の一次巻線の電流を検
出する電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と を備え、変圧器が飽和状態にあっても過電流が回復すれ
ば直ちに出力電圧を正常値に復帰させることができるよ
うに構成されたことを特徴とする。
出する電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と を備え、変圧器が飽和状態にあっても過電流が回復すれ
ば直ちに出力電圧を正常値に復帰させることができるよ
うに構成されたことを特徴とする。
さらに、本発明の第二の発明は、比較手段の出力が送信
されてから上記搬送波発生手段の出力搬送波の所定の位
相に達するまでの期間だけ上記スイッチ素子に与える開
閉制御信号の送出を禁止して上記スイッチ素子を開放状
態として、過電流の回復後の出力電圧の正常値への復帰
を速やかに行うことを特徴とする。
されてから上記搬送波発生手段の出力搬送波の所定の位
相に達するまでの期間だけ上記スイッチ素子に与える開
閉制御信号の送出を禁止して上記スイッチ素子を開放状
態として、過電流の回復後の出力電圧の正常値への復帰
を速やかに行うことを特徴とする。
第３図は本発明実施例回路の主回路部構成図である。変
圧器Ｔの一次巻線に供給される出力電流が電流検出器Ｒ
を介して与えられるところに一つの特徴がある。この電
流検出器Ｒは、抵抗あるいは変流器（ＣＴ）で構成され
る。
圧器Ｔの一次巻線に供給される出力電流が電流検出器Ｒ
を介して与えられるところに一つの特徴がある。この電
流検出器Ｒは、抵抗あるいは変流器（ＣＴ）で構成され
る。
第４図は上記実施例回路の開閉スイッチ素子３１〜Ｓ４
に制御電流を与える制御部の第一実施例回路構成図であ
る。９は電圧の基準となる正弦半波発生器である。１０
は全波整流回路で出力電圧Ｖを直流電圧に変換する。こ
の出力は正弦半波発振器９の出力とともに誤差増幅器３
に入力される。この誤差増幅器３の出力はＰＷＭ回路７
の変調入力となる。このＰＷＭ回路７のキャリアは三角
波発生器６から与えられる。このＰＷＭ回路７の出力は
電圧制御パルス列信号として論理回路８に与えられる。
に制御電流を与える制御部の第一実施例回路構成図であ
る。９は電圧の基準となる正弦半波発生器である。１０
は全波整流回路で出力電圧Ｖを直流電圧に変換する。こ
の出力は正弦半波発振器９の出力とともに誤差増幅器３
に入力される。この誤差増幅器３の出力はＰＷＭ回路７
の変調入力となる。このＰＷＭ回路７のキャリアは三角
波発生器６から与えられる。このＰＷＭ回路７の出力は
電圧制御パルス列信号として論理回路８に与えられる。
一方、上記第３図の電流検出器Ｒで検出された電流信号
ｉは、全波整流回路１０’により直流に変換される。こ
の全波整流回路１０’の出方と、電流制限値の基準とな
る直流電圧を与える直流基準電圧回路１′の出力とはそ
れぞれ比較器７′の二つの入力に与えられて比較される
。この比較器７′の出力には電流制御パルス信号列が得
られる。また、この比較器７′の出方はその正大刀端子
に正帰還され、上記直流基準電圧回路１′の出力に加算
される。この正帰還により比較器７′はヒステリシスを
持つことになる。１１は主回路と電圧制御系とを絶縁す
るためのアイソレータである。このアイソレータ１１は
電流検出器Ｒが絶縁形の電流トランスを使用する場合に
は必要はない。
ｉは、全波整流回路１０’により直流に変換される。こ
の全波整流回路１０’の出方と、電流制限値の基準とな
る直流電圧を与える直流基準電圧回路１′の出力とはそ
れぞれ比較器７′の二つの入力に与えられて比較される
。この比較器７′の出力には電流制御パルス信号列が得
られる。また、この比較器７′の出方はその正大刀端子
に正帰還され、上記直流基準電圧回路１′の出力に加算
される。この正帰還により比較器７′はヒステリシスを
持つことになる。１１は主回路と電圧制御系とを絶縁す
るためのアイソレータである。このアイソレータ１１は
電流検出器Ｒが絶縁形の電流トランスを使用する場合に
は必要はない。
第５図は、第４図に一点鎖線で示す部分の回路をさらに
詳しく説明する回路構成図である。すなわち、比較器７
′は１個の差動演算増幅器により構成され、抵抗器Ｒ２
により正帰還が施されている。アイソレータ１１はフォ
トカプラにより構成される。論理回路８では、このアイ
ソレータ１１がらの出力がなくなったときに、全ての制
御出方の送出を停止させて、開閉スイッチ素子８１〜ｓ
４を一斉に開放状態にするように構成されている。
詳しく説明する回路構成図である。すなわち、比較器７
′は１個の差動演算増幅器により構成され、抵抗器Ｒ２
により正帰還が施されている。アイソレータ１１はフォ
トカプラにより構成される。論理回路８では、このアイ
ソレータ１１がらの出力がなくなったときに、全ての制
御出方の送出を停止させて、開閉スイッチ素子８１〜ｓ
４を一斉に開放状態にするように構成されている。
このように構成された装置の動作を説明する。
第６図はこの回路の動作説明用の波形図である。
第６図Ａ−Ｍは第４図または第５図に示す符号Ａ〜Ｍの
点の波形図である。
点の波形図である。
第３図で負荷に供給される出方電圧Ｖは、第４図の全波
整流回路１０で整流されて第６図Ａの波形となる。一方
、正弦半波発振器９は第６図Ｂに示す波形の信号を出力
する。誤差増幅器３では波形ＡおよびＢの差が増幅され
第６図Ｃの波形となる。
整流回路１０で整流されて第６図Ａの波形となる。一方
、正弦半波発振器９は第６図Ｂに示す波形の信号を出力
する。誤差増幅器３では波形ＡおよびＢの差が増幅され
第６図Ｃの波形となる。
三角波発生器６は第６図りに示す三角波を発生し、ＰＷ
Ｍ変開回路８では両信号ＣおよびＤのレベルの大小が比
較され、電圧制御パルス列である第６図Ｅの波形を得る
。この波形Ｅは波形Ｃが波形Ｄよりもハイレベルにある
期間はハイ、ローレベルにある期間ローの信号となるパ
ルス列である。
Ｍ変開回路８では両信号ＣおよびＤのレベルの大小が比
較され、電圧制御パルス列である第６図Ｅの波形を得る
。この波形Ｅは波形Ｃが波形Ｄよりもハイレベルにある
期間はハイ、ローレベルにある期間ローの信号となるパ
ルス列である。
電流検出器Ｒの出力電流ｉは、全波整流回路１０′で整
流され第６図Ｇの波形となる。電流の基準となる直流基
準電圧回路１′の出力は比較器７′の出力と加算され、
第６図Ｈの波形となり、この波形Ｈは比較器７′の出力
ＪがハイのときはｖＨ、ローのときはＶＬの二つのレベ
ルを持つ波形となる。比較器７′では、波形Ｇ、Ｈのレ
ベルの大小が比較され、電流制御パルス列である第６図
Ｊの波形となるこの比較器７′の出力Ｊにより電圧制御
系の出力を禁止して、この間は開閉スイッチ素子８１〜
Ｓ４をオフ状態にすることにより過電流の増加を抑制す
る。
流され第６図Ｇの波形となる。電流の基準となる直流基
準電圧回路１′の出力は比較器７′の出力と加算され、
第６図Ｈの波形となり、この波形Ｈは比較器７′の出力
ＪがハイのときはｖＨ、ローのときはＶＬの二つのレベ
ルを持つ波形となる。比較器７′では、波形Ｇ、Ｈのレ
ベルの大小が比較され、電流制御パルス列である第６図
Ｊの波形となるこの比較器７′の出力Ｊにより電圧制御
系の出力を禁止して、この間は開閉スイッチ素子８１〜
Ｓ４をオフ状態にすることにより過電流の増加を抑制す
る。
すなわち出力電流の絶対値に対応する全波整流回路１０
′の出力Ｇのレベルが低いときは、比較器７′の出力Ｊ
はハイで、比較器７′の入力ＨはｖＨのレベルにある。
′の出力Ｇのレベルが低いときは、比較器７′の出力Ｊ
はハイで、比較器７′の入力ＨはｖＨのレベルにある。
電流が増加し、全波整流回路１０′の出力ＧがｖＨを上
まわると、比較器７′の出力Ｊはローになり、この期間
は論理回路８の全ての信号送出を禁止して、開閉スイッ
チ素子８１〜Ｓ４はオフ状態となり電流は除々に減少す
る。一方、比較器７′の入力Ｈは正帰還により、比較器
７′の出力Ｊがローのときにはレベル■、に変化する。
まわると、比較器７′の出力Ｊはローになり、この期間
は論理回路８の全ての信号送出を禁止して、開閉スイッ
チ素子８１〜Ｓ４はオフ状態となり電流は除々に減少す
る。一方、比較器７′の入力Ｈは正帰還により、比較器
７′の出力Ｊがローのときにはレベル■、に変化する。
電流ｉが減少し、全波整流回路１０′の出力Ｇがレベル
ＶＬを下まわると、禁止は解除され、スイッチ素子８１
〜Ｓ４は電圧制御系の信号による駆動に復帰する。電流
が減少し、全波整流回路１０′の出力ＧがｖＨからＶＬ
に下がるまでには時間がかかるので、スイッチ素子８１
〜Ｓ４はこの間は高周波でスイッチングすることはない
。
ＶＬを下まわると、禁止は解除され、スイッチ素子８１
〜Ｓ４は電圧制御系の信号による駆動に復帰する。電流
が減少し、全波整流回路１０′の出力ＧがｖＨからＶＬ
に下がるまでには時間がかかるので、スイッチ素子８１
〜Ｓ４はこの間は高周波でスイッチングすることはない
。
このように、負荷に一時的な過電流が発生すると、これ
は直ちに制御系に帰還されて出力電圧を下げるように制
御され、過電流が消滅すると直ちに正常な電圧に回復す
ることができる。
は直ちに制御系に帰還されて出力電圧を下げるように制
御され、過電流が消滅すると直ちに正常な電圧に回復す
ることができる。
第７図は本発明の第二の実施例回路図である。
この第７図は制御回路の部分のみを示すものであり、第
３図に示す回路は上述の第一の実施例と同様である。制
御回路の部分についても、上述の第４図の回路と対比す
ると、アイソレーク１■の出力にＲＳフリップフロップ
１２のＲ（リセット）端子を接続し、このＳ（セント）
端子には三角波発生器６の出力を接続し、このフリップ
フロップ１２の出力を論理回路８に与えるように構成し
たところに特徴がある。また、比較器７′には正帰還を
設けてない。その他の構成は前述の第一の実施例と同様
である。
３図に示す回路は上述の第一の実施例と同様である。制
御回路の部分についても、上述の第４図の回路と対比す
ると、アイソレーク１■の出力にＲＳフリップフロップ
１２のＲ（リセット）端子を接続し、このＳ（セント）
端子には三角波発生器６の出力を接続し、このフリップ
フロップ１２の出力を論理回路８に与えるように構成し
たところに特徴がある。また、比較器７′には正帰還を
設けてない。その他の構成は前述の第一の実施例と同様
である。
このように構成された装置の動作を第８図に示す波形図
により説明する。第８図Ａ−Ｍに示す波形は第７図に示
す点Ａ−Ｍの電圧波形図である。
により説明する。第８図Ａ−Ｍに示す波形は第７図に示
す点Ａ−Ｍの電圧波形図である。
電流ｉが増加し、全波整流回路１０′の出力Ｇが電流制
限値を示す直流電圧基準回路１′の出力のレベルに達す
ると、比較器７′の出力およびアイソレータ１１の出力
Ｒがハイレベルになる。この信号によりフリップフロッ
プ１２の出力Ｑはローになり、論理回路８の出力は禁止
される。この間スイッチ素子８１〜Ｓ４はオフ状態にな
る。フリップフロップ１２の出力Ｑは、キャリアの三角
波である三角波発生器６の出力りが一周期ごとにハイレ
ベルとなる波形Ｓのパルス列により、セットされるまで
はローレベルを（呆持するので、キャリアの一周期の終
りまで上記オフ状態が続く。波形Ｓによりフリップフロ
ップ１２がセットされ、その出力Ｑがハイレベルになる
と禁止が解除され、スイッチ素子８１〜Ｓ４は電圧制御
系の信号による正常な駆動に復帰する。禁止状態はキャ
リアの一周期の終りまで続くので、スイッチ素子８１〜
Ｓ４はキャリアの周期数より高い周波数でスイッチング
することはない。
限値を示す直流電圧基準回路１′の出力のレベルに達す
ると、比較器７′の出力およびアイソレータ１１の出力
Ｒがハイレベルになる。この信号によりフリップフロッ
プ１２の出力Ｑはローになり、論理回路８の出力は禁止
される。この間スイッチ素子８１〜Ｓ４はオフ状態にな
る。フリップフロップ１２の出力Ｑは、キャリアの三角
波である三角波発生器６の出力りが一周期ごとにハイレ
ベルとなる波形Ｓのパルス列により、セットされるまで
はローレベルを（呆持するので、キャリアの一周期の終
りまで上記オフ状態が続く。波形Ｓによりフリップフロ
ップ１２がセットされ、その出力Ｑがハイレベルになる
と禁止が解除され、スイッチ素子８１〜Ｓ４は電圧制御
系の信号による正常な駆動に復帰する。禁止状態はキャ
リアの一周期の終りまで続くので、スイッチ素子８１〜
Ｓ４はキャリアの周期数より高い周波数でスイッチング
することはない。
上記例は電圧制御系で、基準に正弦半波波形を用い、出
力電圧を全波整流回路準と比較する方法で説明したが、
基準に正弦全波波形を用い、出力電圧をそのままこの基
準と比較する方法によっても本発明を実施することがで
きる。また本発明を単相出力のインバータ装置に実施し
た場合について説明したが、これを３組使用すれば、３
相インバータが構成される。インバータの変換回路は第
３図に示す単相ブリッジ回路だけでなく、一時的なハー
フブリッジ回路や３相ブリツジインバ一タ回路にも実施
することができる。
力電圧を全波整流回路準と比較する方法で説明したが、
基準に正弦全波波形を用い、出力電圧をそのままこの基
準と比較する方法によっても本発明を実施することがで
きる。また本発明を単相出力のインバータ装置に実施し
た場合について説明したが、これを３組使用すれば、３
相インバータが構成される。インバータの変換回路は第
３図に示す単相ブリッジ回路だけでなく、一時的なハー
フブリッジ回路や３相ブリツジインバ一タ回路にも実施
することができる。
このように、本発明によれば、実際に過電流が流れてい
るときだけ出力電圧をしぼり、過電流がおさまれば、電
圧は半サイクル以内で急速に回復する。またこの電圧回
復による偏磁のため変圧器が飽和しても、飽和電流が流
れている区間のみ電圧をしぼり、単時間に定常状態に達
し負荷への影響を最小限に抑えて半導体スイッチの保護
が可能となる。したがって、突入電流の流れるような負
荷を投入しても、突入電流が流れている期間だけ電圧が
落ち込むだけであるので、並列につながれている他の負
荷に対する影響は少ない。また電流検出器に抵抗を使う
と変圧器が飽和したときなど、出力電流に直流分が入っ
ていても正確に検出されるので、スイッチ素子の能力限
界まで使用可能となり経済的である。
るときだけ出力電圧をしぼり、過電流がおさまれば、電
圧は半サイクル以内で急速に回復する。またこの電圧回
復による偏磁のため変圧器が飽和しても、飽和電流が流
れている区間のみ電圧をしぼり、単時間に定常状態に達
し負荷への影響を最小限に抑えて半導体スイッチの保護
が可能となる。したがって、突入電流の流れるような負
荷を投入しても、突入電流が流れている期間だけ電圧が
落ち込むだけであるので、並列につながれている他の負
荷に対する影響は少ない。また電流検出器に抵抗を使う
と変圧器が飽和したときなど、出力電流に直流分が入っ
ていても正確に検出されるので、スイッチ素子の能力限
界まで使用可能となり経済的である。
第１図は従来例インバータ装置の主回路を示すブロック
構成図。 第２図は従来例のインバータ装置の制御回路のブロック
構成図。 第３図は本発明実施例装置の主回路の構成図。 第４図は本発明第一の実施例装置の制御回路ブロック構
成図。 第５図はその部分回路図。 第６図は本発明第一の実施例回路各部の波形図。 第７図は本発明第二の実施例制御回路のブロック構成図
。 第８図は本発明第二の実施例回路の波形図。 第１図 第２図 −でｍ− 第６図 第４図 第７図 第８図
構成図。 第２図は従来例のインバータ装置の制御回路のブロック
構成図。 第３図は本発明実施例装置の主回路の構成図。 第４図は本発明第一の実施例装置の制御回路ブロック構
成図。 第５図はその部分回路図。 第６図は本発明第一の実施例回路各部の波形図。 第７図は本発明第二の実施例制御回路のブロック構成図
。 第８図は本発明第二の実施例回路の波形図。 第１図 第２図 −でｍ− 第６図 第４図 第７図 第８図
Claims (1)
- 【特許請求の範囲】 （１１直流電源入力端子と、 複数ノスイッチ素子を含みこのスイッチ素子を交互に開
閉することにより上記入力端子に与えられる直流電源入
力を交流に変換して出力する変換回路と、 この変換回路の出方の電圧変換を行う変圧器と、この変
圧器の出力から基本波周波数の成分を抽出するフィルタ
と、 上記基本波周波数を与える基本波周波数発生手段と、 上記スイッチ素子の開閉周波数を与える搬送波発生手段
と、 上記基本波周波数発生手段の出方を変調大刀とし、上記
搬送波発生手段の特定位相の出刃を搬送波入力として、
上記変換回路の複数のスイッチ素子にパルス幅変調され
た開閉制御信号を与えるパルス幅変開回路と を備えたにンバータ装置において、 上記変圧器の一次巻線の電流を検出する電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と を備えたことを特徴とするインバータ装置。 （２）直流電源入力端子と、 複数のスイッチ素子を含みこのスイッチ素子を相互に開
閉することにより上記入力端子に与えられる直流電源入
力を交流に変換して出力する変換回路と、 この変換回路の出力の電圧変換を行う変圧器と、この変
圧器の出力から基本波周波数の成分を抽出するフィルタ
と、 上記基本波周波数を与える基本波周波数発生手段と、 上記スイッチ素子の開閉周波数を与える搬送波発生手段
と、 上記基本波周波数発生手段の出力を変調入力とし、上記
搬送波発生手段の特定位相の出力を搬送波入力として、
上記変換回路の複数のスイッチ素子にパルス幅変調され
た開閉制御信号を与えるパルス幅変調回路と、 を備えたインバータ装置において、 上記変圧器の一次巻線の電流を検出する電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されてから上記搬送波発生手
段の出力搬送波の所定の位相に達するまでの期間だけ上
記スイッチ素子に与える開閉制御信号の送出を禁止して
上記スイッチ素子を開放状態とする手段と を備えたことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083528A JPH0734656B2 (ja) | 1983-05-12 | 1983-05-12 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083528A JPH0734656B2 (ja) | 1983-05-12 | 1983-05-12 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59209074A true JPS59209074A (ja) | 1984-11-27 |
| JPH0734656B2 JPH0734656B2 (ja) | 1995-04-12 |
Family
ID=13804984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58083528A Expired - Lifetime JPH0734656B2 (ja) | 1983-05-12 | 1983-05-12 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734656B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149285U (ja) * | 1986-03-14 | 1987-09-21 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101393235B1 (ko) * | 2012-11-13 | 2014-05-27 | 공주대학교 산학협력단 | 고장 감내형 ｐｗｍ 스위칭에 의한 전력변환장치 및 그 제어방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173378A (en) * | 1981-04-20 | 1982-10-25 | Sanken Electric Co Ltd | Operating method for inverter |
-
1983
- 1983-05-12 JP JP58083528A patent/JPH0734656B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173378A (en) * | 1981-04-20 | 1982-10-25 | Sanken Electric Co Ltd | Operating method for inverter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149285U (ja) * | 1986-03-14 | 1987-09-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0734656B2 (ja) | 1995-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7660139B2 (en) | Output power factor control of pulse-width modulated inverter | |
| CN110879319B (zh) | 利用次级侧整流电压感测的电压和电流保护 | |
| US4878163A (en) | Pulse width modulated inverter with high-to-low frequency output converter | |
| US4730245A (en) | Power cut detection apparatus for power converter | |
| US4660137A (en) | Inverter system | |
| US7843710B2 (en) | Apparatus and method for controlling power converter | |
| JPS59209074A (ja) | インバ−タ装置 | |
| KR101920843B1 (ko) | 히터 제어용 scr 전력 제어 장치 | |
| JP2533774Y2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3395641B2 (ja) | 電力変換装置 | |
| JP3193809B2 (ja) | 三相整流装置 | |
| JP3212738B2 (ja) | 電圧形自励式変換システム | |
| JP2929466B2 (ja) | 不正電流検出回路 | |
| JPH08251938A (ja) | インバータ装置 | |
| JPS61244276A (ja) | 電力変換装置の制御装置 | |
| JPH0412640Y2 (ja) | ||
| JPH09182461A (ja) | Ｎｐｃインバータ装置 | |
| JPH0695833B2 (ja) | 変圧器の偏励磁防止制御方法 | |
| JPS62100176A (ja) | 電力変換装置の欠相検出装置 | |
| JPH0514715Y2 (ja) | ||
| Saito et al. | A Three-Phase Rectifier Using Energy-Constant Modulation | |
| JPH0210560B2 (ja) | ||
| JPH1028380A (ja) | Ｐｗｍコンバータ装置 | |
| JPH0786784B2 (ja) | 実効値検出回路 | |
| JPS58157344A (ja) | 自励式変換装置 |