JPS5920996B2 - ケイサンキツキトケイ - Google Patents
ケイサンキツキトケイInfo
- Publication number
- JPS5920996B2 JPS5920996B2 JP50156757A JP15675775A JPS5920996B2 JP S5920996 B2 JPS5920996 B2 JP S5920996B2 JP 50156757 A JP50156757 A JP 50156757A JP 15675775 A JP15675775 A JP 15675775A JP S5920996 B2 JPS5920996 B2 JP S5920996B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- clock
- calculator
- display
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
- G04G5/04—Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently
- G04G5/043—Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently using commutating devices for selecting the value, e.g. hours, minutes, seconds, to be corrected
- G04G5/048—Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently using commutating devices for selecting the value, e.g. hours, minutes, seconds, to be corrected by using a separate register into which the correct setting of the selected time-counter is introduced which is thereafter transferred to the time-counter to be reset
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は計算器用のキーボードを有する計算器付時計に
関する。
関する。
本発明の目的は上記キーボードのチッキーにより順次置
数した修正時刻をワンタッチで時計のカウンタに書き込
んで時刻の修正を簡単に行なう事にある。
数した修正時刻をワンタッチで時計のカウンタに書き込
んで時刻の修正を簡単に行なう事にある。
従来の時計に於いては時刻修正する場合、修正しよラと
する桁を選択し、スイッチを押す毎又は早送りにより数
値を＋１ずつ進ませて目的とする数にする方法が取られ
ていた。
する桁を選択し、スイッチを押す毎又は早送りにより数
値を＋１ずつ進ませて目的とする数にする方法が取られ
ていた。
しかし、計算器付時計ではキーボードのチッキーがある
のでこれを利用すれば簡単でわかり易い修正が可能であ
る。
のでこれを利用すれば簡単でわかり易い修正が可能であ
る。
本発明はこの見地により、修正しようとする正しい時刻
を計算器の表示レジスタに一括して置数しその後時計の
カウンタに送り込む方法を取る。
を計算器の表示レジスタに一括して置数しその後時計の
カウンタに送り込む方法を取る。
表示レジスタは一時的なメモリーとして用いられ、置数
する時は計算器の要領で自動的に桁送りされるために桁
を選ぷ操作を全くせずに頭から置″ 数可能となつて解
り易い。本発明の他の目的は上記の修正方法を取つた時
、部分的な修正を可能にして、より簡単に修正を終了す
る事にある。
する時は計算器の要領で自動的に桁送りされるために桁
を選ぷ操作を全くせずに頭から置″ 数可能となつて解
り易い。本発明の他の目的は上記の修正方法を取つた時
、部分的な修正を可能にして、より簡単に修正を終了す
る事にある。
つまり上位桁の修正だけで良い時は下位桁の置・ 数を
省略させ、下位桁の修正だけで良い時は上位桁の空送り
を可能とする。
省略させ、下位桁の修正だけで良い時は上位桁の空送り
を可能とする。
また本発明の更に他の目的はチッキーにより時計の６進
桁に６以上の数値が入力されてしまつたりする事の無い
ような手段を設け、修正に於ける混乱を未然に防ぐ事に
ある。
桁に６以上の数値が入力されてしまつたりする事の無い
ような手段を設け、修正に於ける混乱を未然に防ぐ事に
ある。
以下図面により本発明の実施例について詳細な説明をす
る。
る。
第１図は本発明の計算器付時計の表示の様子を示したも
のである。
のである。
ここでＸは計算器の表示レジスタ、Ｔは時計用のカウン
タである。本発明ではカウンタとしてシフトレジスタを
用いるビツト直列の直列演算方式とし計算器のカウンタ
と統一を計つている。
タである。本発明ではカウンタとしてシフトレジスタを
用いるビツト直列の直列演算方式とし計算器のカウンタ
と統一を計つている。
第１図では２３日１２時３４分５６秒となつている時計
を、表示レジスタに３、Ｏ、０、８、１、０，０、Ｏと
置数し一括入力する事で時刻は３０日８時１０分００秒
に修正できる。
を、表示レジスタに３、Ｏ、０、８、１、０，０、Ｏと
置数し一括入力する事で時刻は３０日８時１０分００秒
に修正できる。
第２図〜第４図を第１図と同じく修正時の表示を示した
ものである。
ものである。
第２図では日付だけを修正する場合で３、０を置数しす
ぐ入力すれば時刻は３０日１２時３４分５６秒と日付の
みが簡単に修正できる。
ぐ入力すれば時刻は３０日１２時３４分５６秒と日付の
みが簡単に修正できる。
本発明では計算器よりの置数は左詰めとしたが、現在の
電卓をみると左詰めも右詰めも両方使用されており本発
明を右詰めで置数する方法に変更できるのは言うまでも
無い。
電卓をみると左詰めも右詰めも両方使用されており本発
明を右詰めで置数する方法に変更できるのは言うまでも
無い。
第３図は上位の日付と下位の秒を修正したい場合である
。
。
表示レジスタに３、０、１、２、３、４、０１０を置数
すれば勿論目的が達せられるが修正しない中位桁、時と
分は空送りキーを押す事により自動的に１、２、３、４
と時計のカウンタの内容が表示レジスタに現われ非常に
簡単に空送りできる。ここで時間の桁に少し触れると、
１２進とすれば午前午後の表示が必要となり置数が少し
面倒になるので２４進とするのが一番回路、構成共に楽
である。
すれば勿論目的が達せられるが修正しない中位桁、時と
分は空送りキーを押す事により自動的に１、２、３、４
と時計のカウンタの内容が表示レジスタに現われ非常に
簡単に空送りできる。ここで時間の桁に少し触れると、
１２進とすれば午前午後の表示が必要となり置数が少し
面倒になるので２４進とするのが一番回路、構成共に楽
である。
時計を１２時間表示で午前午後表示付としたければ表示
レジスタには２４進で入力し、それがデコードされて修
正された状態では１２時間表示となり午前か午後かが選
ばれるようにすれば良い。第４図は分の桁を誤まつて６
０分として置数し入力されてしまつた場合である。
レジスタには２４進で入力し、それがデコードされて修
正された状態では１２時間表示となり午前か午後かが選
ばれるようにすれば良い。第４図は分の桁を誤まつて６
０分として置数し入力されてしまつた場合である。
当然００分でないと無意味であるので混乱の無い様、本
発明は修正を行なわず誤入力を示すためにエラー表示！
１Ｅ１１を点灯させる。これにより再び表示レジスタを
呼）び出しクリアー後置数をやり直せば良い。
発明は修正を行なわず誤入力を示すためにエラー表示！
１Ｅ１１を点灯させる。これにより再び表示レジスタを
呼）び出しクリアー後置数をやり直せば良い。
第５図は本発明で用いる直列演算方式のカウンタのタイ
ミング信号となる桁信号Ｄ，〜Ｄ９とＤ１からＤ８の時
計カウンタへの割り振りを示す。
ミング信号となる桁信号Ｄ，〜Ｄ９とＤ１からＤ８の時
計カウンタへの割り振りを示す。
Ｄ９は計算器とした時のオーバフロー用の１桁で時計に
は使用しないので無視してかまわない。第６図は本発明
の実施例の回路図である。
は使用しないので無視してかまわない。第６図は本発明
の実施例の回路図である。
アダー／サブトラクタとなる４ビツトのシフトレジスタ
２のＸＡ、シフトレジスタ３のＸＳが表示レジスタとな
つている。
２のＸＡ、シフトレジスタ３のＸＳが表示レジスタとな
つている。
ここでシフトレジスタ２，３及び選択回路１は計算用の
閉ループを形成している。４ビツトのシフトレジスタ５
のＴＡとシフトレジスタ６のＴＳが時計のカウンタであ
り、選択回路４、シフトレジスタ５，６により計算用の
閉ループを形成している。
閉ループを形成している。４ビツトのシフトレジスタ５
のＴＡとシフトレジスタ６のＴＳが時計のカウンタであ
り、選択回路４、シフトレジスタ５，６により計算用の
閉ループを形成している。
２のＸＡ，５のＴＡは桁上げ手段も有すると共に外部へ
読み出すＢＣＤ信号をも出力する。
読み出すＢＣＤ信号をも出力する。
２進カウンタ３１は計算器又は時計の切り換えを外部の
モードスイツチにより行なう。
モードスイツチにより行なう。
Ｃが出力されると計算器となり、Ｃが出力されると時計
となり表示も切り換わる。２５６Ｈｚを分周して１Ｈｚ
にする分周回路１０により１ワード巾に微分された１Ｈ
ｚはアンドゲート９によつてＤ，，Ｔ，のタイミングで
時計カウンタの最下位信号として入力されている。
となり表示も切り換わる。２５６Ｈｚを分周して１Ｈｚ
にする分周回路１０により１ワード巾に微分された１Ｈ
ｚはアンドゲート９によつてＤ，，Ｔ，のタイミングで
時計カウンタの最下位信号として入力されている。
Ｔ１はＤ信号内を４つに分けてＢＣＤ信号のビツトタィ
ミングを取るＴ１〜Ｔ４の１つである。次に時刻修正の
様子を説明すると、ケースに付けられたロツクスイツチ
を解除するとＵＬ信号が１１Ｈ１になる。
ミングを取るＴ１〜Ｔ４の１つである。次に時刻修正の
様子を説明すると、ケースに付けられたロツクスイツチ
を解除するとＵＬ信号が１１Ｈ１になる。
するとＵＬの微分信号ＵＬ＊によつてフリツプフロツプ
３１がりセツトされ表示は計算器表示となつて表示レジ
スタの内容が２のＸＡから読み出されて現われる。クリ
アー用のオアゲート２２にもＵＬ＊は入力されているの
で、これにより表示レジスタはクリアーされており表示
は１Ｗ０．′１となつている。そこでテンキ一２１を押
せばその出力信号がＤ１に同期して１ワード出て選択回
路１５を通りシフトレジスタ１８を１ビツトづつ送る。
シフトレジスタ１８は９ビツトで入力は１１Ｌ１ロツク
中はオアゲート１９により先頭の１ビツトが１１Ｈ―残
りの出力は１Ｌ１に設定されている。よつてクロツク入
力が入ると１ビツトシフトされアンドゲート群１７でＤ
８を選びオアゲート１６を通りアンドゲート１３により
選択回路１から２１の出力ＢＣＤ信号を表示レジスタに
入れ一番上の桁に置数が行われる。上記の様に１ビツト
のみ１Ｈ１１となるシフトレジスタ１８によつてＤ８〜
Ｄ１までが選ばれ８個の数値が順次置数できる。
３１がりセツトされ表示は計算器表示となつて表示レジ
スタの内容が２のＸＡから読み出されて現われる。クリ
アー用のオアゲート２２にもＵＬ＊は入力されているの
で、これにより表示レジスタはクリアーされており表示
は１Ｗ０．′１となつている。そこでテンキ一２１を押
せばその出力信号がＤ１に同期して１ワード出て選択回
路１５を通りシフトレジスタ１８を１ビツトづつ送る。
シフトレジスタ１８は９ビツトで入力は１１Ｌ１ロツク
中はオアゲート１９により先頭の１ビツトが１１Ｈ―残
りの出力は１Ｌ１に設定されている。よつてクロツク入
力が入ると１ビツトシフトされアンドゲート群１７でＤ
８を選びオアゲート１６を通りアンドゲート１３により
選択回路１から２１の出力ＢＣＤ信号を表示レジスタに
入れ一番上の桁に置数が行われる。上記の様に１ビツト
のみ１Ｈ１１となるシフトレジスタ１８によつてＤ８〜
Ｄ１までが選ばれ８個の数値が順次置数できる。
シフトレジスタ１８は設定指示された時刻桁のタイミン
グを記憶するのである。９個以上はシフトレジスタ１８
の出力が全てＷｌＬｌｌとなつて入力されないのでまち
がえた時はクリアーキーを押しオアゲート１９で初期状
態に戻して始めから置数し直す。
グを記憶するのである。９個以上はシフトレジスタ１８
の出力が全てＷｌＬｌｌとなつて入力されないのでまち
がえた時はクリアーキーを押しオアゲート１９で初期状
態に戻して始めから置数し直す。
置数し終つたら３２のｑ１＝１９キーを押せばＤ，に同
期した１ワード信号が発生し、アンドゲート２８を通リ
ブリップフロップ２９で１ワード遅れ、アンドゲート２
５、フリツプフロツプ２６を通つた後オアゲート７と選
択回路４から表示レジスタの出力を時計カウンタに移し
て修正が実現される。
期した１ワード信号が発生し、アンドゲート２８を通リ
ブリップフロップ２９で１ワード遅れ、アンドゲート２
５、フリツプフロツプ２６を通つた後オアゲート７と選
択回路４から表示レジスタの出力を時計カウンタに移し
て修正が実現される。
即ち、選択回路４は通常はシフトレジスタ５，６が閉ル
ープを形成するようになつており、オアゲート７の出力
があつた時にのみ表示レジスタ３の内容を時計用レジス
タ５，６に導入するのである。アンドゲート２５、フリ
ツプフロツプ２６は置数を上位桁で止めた時上位桁のみ
のタイミングのパルス巾を作るもので、アンドゲート群
１７で決められた桁信号で２６をセツトし２９の出力を
１ワード遅らせた信号をオアゲート２７によりＤ１でり
セツトする。例えば置数が１回しかされていないとＤ８
とＤ，のみのパ？ス巾、８回されていればＤ，から次の
Ｄ，の１ワードのパルス巾となる。また、一度もテンキ
一が押されていないと２６はセツトされず何も入力され
ない。そして秒の桁Ｄ１の置数がされているとアンドゲ
ート１１により分周回路１０をりセツトし、秒以前のり
セツトを行ない約１秒後に次の秒信号が発生してほとん
ど誤差なくカウントがスタートする。１１＝１ｆキーに
より修正が終ると３０の出力により３１をセツトして表
示を時計カウンタの内容に自動的に戻し、オアゲート１
９によりシフトレジスタ１８を初期状態に戻す。
ープを形成するようになつており、オアゲート７の出力
があつた時にのみ表示レジスタ３の内容を時計用レジス
タ５，６に導入するのである。アンドゲート２５、フリ
ツプフロツプ２６は置数を上位桁で止めた時上位桁のみ
のタイミングのパルス巾を作るもので、アンドゲート群
１７で決められた桁信号で２６をセツトし２９の出力を
１ワード遅らせた信号をオアゲート２７によりＤ１でり
セツトする。例えば置数が１回しかされていないとＤ８
とＤ，のみのパ？ス巾、８回されていればＤ，から次の
Ｄ，の１ワードのパルス巾となる。また、一度もテンキ
一が押されていないと２６はセツトされず何も入力され
ない。そして秒の桁Ｄ１の置数がされているとアンドゲ
ート１１により分周回路１０をりセツトし、秒以前のり
セツトを行ない約１秒後に次の秒信号が発生してほとん
ど誤差なくカウントがスタートする。１１＝１ｆキーに
より修正が終ると３０の出力により３１をセツトして表
示を時計カウンタの内容に自動的に戻し、オアゲート１
９によりシフトレジスタ１８を初期状態に戻す。
そのため１−１キーを続けて押しても何も動作しない。
また、、２９のりセツト端子はオアゲート１４により１
Ｈｚ−Ｄ］−Ｔ，信号が入力され丁度桁上げ時に゛＝゛
キーが押されると修正を禁止して内部の桁上げを優先す
る。
また、、２９のりセツト端子はオアゲート１４により１
Ｈｚ−Ｄ］−Ｔ，信号が入力され丁度桁上げ時に゛＝゛
キーが押されると修正を禁止して内部の桁上げを優先す
る。
しかしこの確率は非常に小さい。６０進の秒や分のとこ
ろに６０かか６１といつ）た数値が入つた場合５のＴＡ
はキヤリ一信号を発生し、アンドゲート８により入力時
にフリツプフロツプ１２をセツトし、１２の出力がオア
ゲート７に入力されている事で表示レジスタに一時退避
させてあつた修正以前の時刻情報を元に戻ｔてあたかも
修正が行われなかつた如くさせる。
ろに６０かか６１といつ）た数値が入つた場合５のＴＡ
はキヤリ一信号を発生し、アンドゲート８により入力時
にフリツプフロツプ１２をセツトし、１２の出力がオア
ゲート７に入力されている事で表示レジスタに一時退避
させてあつた修正以前の時刻情報を元に戻ｔてあたかも
修正が行われなかつた如くさせる。
この退避はオア・デート２４により１７＝１キーの１ワ
ード信号が入力されて常時行われている。上記のエラー
検出は日付の３２以上、時間の２４以上に対しても同様
である。上記エラー検出後の時計回路への復帰動作は１
２の出力によりオアゲート７を制御する事で、Ｄ，〜Ｄ
１の１ワード間表示レベスタ３に退避させてあつた元情
報を選択ゲート４により時計回路へ再転送する事によつ
て行なわれる。１２は上記１ワード終了時のタイミング
（３０の出力の立ち下がり）によりりセツトされる。
ード信号が入力されて常時行われている。上記のエラー
検出は日付の３２以上、時間の２４以上に対しても同様
である。上記エラー検出後の時計回路への復帰動作は１
２の出力によりオアゲート７を制御する事で、Ｄ，〜Ｄ
１の１ワード間表示レベスタ３に退避させてあつた元情
報を選択ゲート４により時計回路へ再転送する事によつ
て行なわれる。１２は上記１ワード終了時のタイミング
（３０の出力の立ち下がり）によりりセツトされる。
又、エラー検出を判定した１２の出力を保持する保持手
段で表示パネルのエラー表示用セグメントを点灯する事
でエラーがあつた事を入力者に確認させる事ができる。
空送りについては、１，１キーを利用し、このキーを押
すとテンキ一とは異なりＢＣＤ信号でなく時計カウンタ
の内容を、目的とするタイミングをアンドゲート２３に
よつて選択し表示レジスタに一桁づｋ呼び出せる。
段で表示パネルのエラー表示用セグメントを点灯する事
でエラーがあつた事を入力者に確認させる事ができる。
空送りについては、１，１キーを利用し、このキーを押
すとテンキ一とは異なりＢＣＤ信号でなく時計カウンタ
の内容を、目的とするタイミングをアンドゲート２３に
よつて選択し表示レジスタに一桁づｋ呼び出せる。
オアゲート２７とフリツプフロツプ１２のりセツト端子
に入力されているＡＣはオートクリアー信号で、電源投
入時に１２と２６を初期設定するためのものである。
に入力されているＡＣはオートクリアー信号で、電源投
入時に１２と２６を初期設定するためのものである。
ロツク中に於いてはＵＬが１！Ｌ− Ｌが１Ｈ゛でアン
ドゲート２８と選択回路１５により本発明の修正動作は
行われず時計又は計算器として自由に利用できる。
ドゲート２８と選択回路１５により本発明の修正動作は
行われず時計又は計算器として自由に利用できる。
以上のように、本発明によれば、入力設定桁を記憶する
記憶手段（シフトレジスタ１８）を設けたことにより、
設定指示の行なわれた桁のみの修正を行なうことができ
る。
記憶手段（シフトレジスタ１８）を設けたことにより、
設定指示の行なわれた桁のみの修正を行なうことができ
る。
又、その際に入力エラーを検出し、使用者に知らせるこ
とができるので、誤操作が少なく、又修正容易は計算器
付時計を実現することができる。
とができるので、誤操作が少なく、又修正容易は計算器
付時計を実現することができる。
第１図から第４図は本発明になる修正の表示、第５図は
本発明の桁信号と桁信号の時計のカウンタへの振り分け
、第６図は本発明の実施例の回路図である。 Ｘ・・・・・・計算器の表示レジスタの表示、Ｔ・・・
・・・時計カウンタの表示、ＸＡ・・ ・・計算器の読
み出しレジスタ、ＴＡ・・・・・・時計の読み出しレジ
スタ、ＸＳ・・・・計算器のシフトレジスタ、ＴＳ・・
・・・・時計のシノトレジスタ、３１・・・・・計算器
と時計を切り換えるフリツプフロツプ、２０・ ・ｌゞ
，′ゞキーよりの信号、２１・ ・・・・テンサ一より
の信号、３２・・・ゞゞ＝ゞゝキーよりの信号、１０・
・・ ・１Ｈｚを形成する分周回路。
本発明の桁信号と桁信号の時計のカウンタへの振り分け
、第６図は本発明の実施例の回路図である。 Ｘ・・・・・・計算器の表示レジスタの表示、Ｔ・・・
・・・時計カウンタの表示、ＸＡ・・ ・・計算器の読
み出しレジスタ、ＴＡ・・・・・・時計の読み出しレジ
スタ、ＸＳ・・・・計算器のシフトレジスタ、ＴＳ・・
・・・・時計のシノトレジスタ、３１・・・・・計算器
と時計を切り換えるフリツプフロツプ、２０・ ・ｌゞ
，′ゞキーよりの信号、２１・ ・・・・テンサ一より
の信号、３２・・・ゞゞ＝ゞゝキーよりの信号、１０・
・・ ・１Ｈｚを形成する分周回路。
Claims (1)
- 【特許請求の範囲】 １ 表示手段、桁上げ手段を有して計時を行なう時計回
路、表示レジスタを有する計算器回路、テンキー、時刻
設定時にテンキーよりの入力を時計回路へ導入する時刻
設定制御回路より成る計算器付時計に於て、前記時刻設
定制御回路が前記表示レジスタへの入力手段、設定指示
された時刻桁のタイミングを記憶する桁記憶手段、及び
前記桁記憶手段の情報により設定指示が行なわれた桁の
みを前記表示レジスタから時計回路へ転送させる転送手
段を有し、テンキーにより表示された情報を時刻設定す
る計算器付時計。 ２ 表示手段、桁上げ手段を有して計時を行なう時計回
路、表示レジスタを有する計算器回路、テンキー、時刻
設定時にテンキーよりの入力を時計回路へ導入する時刻
設定制御回路より成る計算器付時計に於て、前記時刻設
定制御回路が前記表示レジスタへの入力手段、設定指示
された時刻桁のタイミングを記憶する桁記憶手段、及び
前記桁記憶手段の情報により設定指示が行なわれた桁の
みを前記表示レジスタから時計回路へ転送させる転送手
段、前記転送手段により時計回路へ転送された入力情報
が転送時桁上げ出力を発生するかの判定を行う判定手段
、前記判定手段の出力により、入力エラー検出を行うと
共に時計回路へ再度入力情報転送前の時刻情報を復帰転
送させる手段を有する事を特徴とする、計算器付時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50156757A JPS5920996B2 (ja) | 1975-12-27 | 1975-12-27 | ケイサンキツキトケイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50156757A JPS5920996B2 (ja) | 1975-12-27 | 1975-12-27 | ケイサンキツキトケイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5280873A JPS5280873A (en) | 1977-07-06 |
| JPS5920996B2 true JPS5920996B2 (ja) | 1984-05-16 |
Family
ID=15634643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50156757A Expired JPS5920996B2 (ja) | 1975-12-27 | 1975-12-27 | ケイサンキツキトケイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920996B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5564727U (ja) * | 1978-10-28 | 1980-05-02 | ||
| JPS5576461A (en) * | 1978-12-01 | 1980-06-09 | Nec Corp | Time information setting system |
| JPS5847221A (ja) * | 1981-09-16 | 1983-03-18 | Kubota Ltd | 電子式はかりにおける置数登録方法 |
| JPH0749436Y2 (ja) * | 1987-08-31 | 1995-11-13 | 富士通テン株式会社 | 電子時計 |
-
1975
- 1975-12-27 JP JP50156757A patent/JPS5920996B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5280873A (en) | 1977-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4262351A (en) | Electronic timepiece | |
| US4147022A (en) | Electronic timepiece | |
| US4751668A (en) | Portable electronic memorandum device | |
| US4330840A (en) | Multi-function electronic digital watch | |
| GB1599828A (en) | Electronic calculator | |
| US4178750A (en) | Control circuit for electronic timepiece | |
| JPS6030913B2 (ja) | キ−ボ−ド付電子時計 | |
| US4367958A (en) | Correction signal generating system for an electronic timepiece | |
| US4280207A (en) | Electronic timepiece and digital display therefor | |
| USRE34422E (en) | Portable electronic memorandum device | |
| JPS6030914B2 (ja) | 電子時計 | |
| JPS5920995B2 (ja) | ケイサンキツキトケイ | |
| JPS6310553Y2 (ja) | ||
| US4192135A (en) | Portable electronic device | |
| JPS5941154B2 (ja) | キ−ボ−ド付時計 | |
| JPS6126954Y2 (ja) | ||
| JPS5939716B2 (ja) | 電子時計 | |
| JPS5824236Y2 (ja) | デジタル表示式電子時計 | |
| JPS6247572A (ja) | 指針式時計 | |
| JPS5922195B2 (ja) | キ−ボ−ド付時計 | |
| JPH0616360Y2 (ja) | デジタル時計の修正回路 | |
| JPS5965365A (ja) | 時計付電子式卓上計算機 | |
| JPS608470B2 (ja) | 計時方式 | |
| JPS5851635B2 (ja) | ７曜カレンダ−付時計 | |
| JPS63210693A (ja) | 時刻設定装置 |