JPS5921069A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5921069A JPS5921069A JP58119471A JP11947183A JPS5921069A JP S5921069 A JPS5921069 A JP S5921069A JP 58119471 A JP58119471 A JP 58119471A JP 11947183 A JP11947183 A JP 11947183A JP S5921069 A JPS5921069 A JP S5921069A
- Authority
- JP
- Japan
- Prior art keywords
- region
- contact
- conductivity type
- channel
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
- H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の属する技術分野〕
本発明は第一の導電形の半導体基板，基板の第一の表面
に内設された少なくとも一つの逆導電形のチャネル領域
およびチャネル領域に内股された．第一の導電形のソー
ス領域、第一の表面に隣接するドレイン領域、他の表面
と接続されたドレイン電極、第一の表面に内股され、電
圧が印加される逆．導電形の注入領域および第一の表面
に絶縁されたゲート電極を備えたＩＧＦ’ＥＴを含む半
導体装置に関する。 〔従来技術〕 このようなＦＥＴは、西ドイツ国特許出願番号Ｐ３１０
３４４４．６号によって既に提案さ．れ下いる。注入領
域は、特に高電圧電力用ＦＢＴにおいて比較的高いオン
抵抗を低減する目的を一つ。注入領域はそのために外部
の電停に接続されておシ．．注入領域に隣璋し、表面に
存在するドレイン領域の区域がゲート電極の下に形成さ
れる蓄積層によってドレイン電位に対して負になるとき
に―キャリアなＩＧＦＥＴのドレイン領域に注入する。 ドレイン領域κ注入されたキャリアはあたかも電流路の
ドーピングが増加したように作用する。これはオン抵抗
Ｒｏｎの低減と同等である。 〔発明の目的〕 本発明は上述の装．．置から出発してオン抵抗Ｒｏｎを
さらに低減することを目的とする。 〔発明の要点〕 本発明は、注入領域がゲート電極の下にあり、注入領域
のドーピングは少なくとも表面では、オン状態の■（十
ＦＥＴにおいて注入領域の表面に反転層が形成されるよ
うな糊度であり、注．入領域．は第．一の表面に内股さ
れ、注入領域と同一導電形のコンタクト領域によって接
触されており、コンタクト領域のドーピングは住入領域
の鷺．れより．高く、オン状態の［１”ｌ：ｉ’Ｋおい
てはコンタクト領域の表面に反転層が形成されないよう
な部、度であり、ゲート電極はコンタクト領域と注入領
域の境界の上に位置することを．特徴とする１，．〔発
明の実施．例〕 本発明を第１図ないし第３図に関連１７て二つの実施例
を引用．して詳細に説明する。．第１図に示すＩＧＦＥ
Ｔは基板１の上に構成されている。この基板はＩＧＦＥ
Ｔのドレイン領域を形成する弱いｎ形領域２を含む。基
板の第一の表面は符号３、第二の表面は符号４が付され
ている。 第一の表面３に基板２と逆導電形のチャネル領域５が平
面状に内設されている。チャネル領域５．の中に表面か
ら第一の導電形のソース領域６が同様に平面状ｋ内設さ
れている。それは基板κ比叔して強くドービン．グされ
ている。チャネル領域５から横方向に距離を置いて第一
の表面３から注入領域８が平面状に内設されている。注
入領域８は、注木領域８と同じ導電形であるがそれよ）
高くドーピングされたコンタクト領域９によって接触さ
れている。；ンタクト領域９はそれ自体接触体１０によ
って接触されている。・． 基板１０表面３は絶縁層１１で覆われておシ、その上に
ゲート電極臣が配置されで．いる。このゲート電極はチ
ャネル５の表面３に露出する部分，ドレイン領域２０表
面３に露出する部分，少なくとも注入領域８を覆い、注
入領域８とコンタクト・・領域９の間の境界の上まで延
ばされ
に内設された少なくとも一つの逆導電形のチャネル領域
およびチャネル領域に内股された．第一の導電形のソー
ス領域、第一の表面に隣接するドレイン領域、他の表面
と接続されたドレイン電極、第一の表面に内股され、電
圧が印加される逆．導電形の注入領域および第一の表面
に絶縁されたゲート電極を備えたＩＧＦ’ＥＴを含む半
導体装置に関する。 〔従来技術〕 このようなＦＥＴは、西ドイツ国特許出願番号Ｐ３１０
３４４４．６号によって既に提案さ．れ下いる。注入領
域は、特に高電圧電力用ＦＢＴにおいて比較的高いオン
抵抗を低減する目的を一つ。注入領域はそのために外部
の電停に接続されておシ．．注入領域に隣璋し、表面に
存在するドレイン領域の区域がゲート電極の下に形成さ
れる蓄積層によってドレイン電位に対して負になるとき
に―キャリアなＩＧＦＥＴのドレイン領域に注入する。 ドレイン領域κ注入されたキャリアはあたかも電流路の
ドーピングが増加したように作用する。これはオン抵抗
Ｒｏｎの低減と同等である。 〔発明の目的〕 本発明は上述の装．．置から出発してオン抵抗Ｒｏｎを
さらに低減することを目的とする。 〔発明の要点〕 本発明は、注入領域がゲート電極の下にあり、注入領域
のドーピングは少なくとも表面では、オン状態の■（十
ＦＥＴにおいて注入領域の表面に反転層が形成されるよ
うな糊度であり、注．入領域．は第．一の表面に内股さ
れ、注入領域と同一導電形のコンタクト領域によって接
触されており、コンタクト領域のドーピングは住入領域
の鷺．れより．高く、オン状態の［１”ｌ：ｉ’Ｋおい
てはコンタクト領域の表面に反転層が形成されないよう
な部、度であり、ゲート電極はコンタクト領域と注入領
域の境界の上に位置することを．特徴とする１，．〔発
明の実施．例〕 本発明を第１図ないし第３図に関連１７て二つの実施例
を引用．して詳細に説明する。．第１図に示すＩＧＦＥ
Ｔは基板１の上に構成されている。この基板はＩＧＦＥ
Ｔのドレイン領域を形成する弱いｎ形領域２を含む。基
板の第一の表面は符号３、第二の表面は符号４が付され
ている。 第一の表面３に基板２と逆導電形のチャネル領域５が平
面状に内設されている。チャネル領域５．の中に表面か
ら第一の導電形のソース領域６が同様に平面状ｋ内設さ
れている。それは基板κ比叔して強くドービン．グされ
ている。チャネル領域５から横方向に距離を置いて第一
の表面３から注入領域８が平面状に内設されている。注
入領域８は、注木領域８と同じ導電形であるがそれよ）
高くドーピングされたコンタクト領域９によって接触さ
れている。；ンタクト領域９はそれ自体接触体１０によ
って接触されている。・． 基板１０表面３は絶縁層１１で覆われておシ、その上に
ゲート電極臣が配置されで．いる。このゲート電極はチ
ャネル５の表面３に露出する部分，ドレイン領域２０表
面３に露出する部分，少なくとも注入領域８を覆い、注
入領域８とコンタクト・・領域９の間の境界の上まで延
ばされ
【いる。実施例ではコ／タクト領域９はゲート電
極１２とわずかに重なっている。ソース領域６は一つの
接触体７を備え、その接触体は同時にチャネル領域５ま
での短絡路を形成１る。基板ＩＩ７）他の！φ面４を゛
１オーム接触１１を備えている。′ナ他１・１どド１・
イン領域２の間νＣ横方向導１１ｆ率改善のため（ｌｒ
：ドレイン領域２と同じ導ｊｉイ形の高ドーピングの領
域がなお存在する。 ＩＧＦＥｉ”に電圧＋｛ＩＩ４そしてゲート電極に電圧
＋４Ｊｏ．を印加すると、ｌ’Ｌ・・イン領域の表面の
ゲーｌ−硝極の下に負のギャリアからなる蓄積＃１３が
形成さＪ１る。同時に表面３のチャネル領域５の区域に
ｔ′】のギャリアからな′７．）反転層が形成さ＋１．
１その結果貝のキャリノ′がソース領域からチャネルを
通じてドレ〜ｆン・領域中に流れる。電圧ＵＯＢが高く
なると蓄槓層１３が注入領域８の方向へ延びる。蓄積層
１３が注入領域８に４すると、電圧＋【Ｊ０８の上昇に
伴い、注入領域８０表面にｎ形特性を持つ反転層が形成
される。注入領域の上の反転層の形成と共に、ここにｎ
ｐｎ＠域系列、すなわちノ｛イポーラ１・ランジスタが
形成される。その場合反転層１３がバイボーラトランジ
スタのエミソタ、注入領域８がベースそしてドレイン領
域２がコレクタをそれぞれ形づくる。それ故ゲート電圧
＋Ｕ．，が上昇すると、そのエミノタバイアス電圧がソ
ース電圧から反転層１３に加わる電圧を差引いたもので
あるノ｛イホーラトランジスタが基板中に接続される。 ベースバイアス電圧はコンタクト領域の電位＋［．１１
によって与えられる。これはソース電位に対して正であ
る。 ゲーｉｆ圧十Ｕ１ｊが上昇１るとバイボーラ１・ランジ
スタは絶えず作動され、そσ）土止のギャリアをドレイ
ン領域２に注入する。ノ｛イボーラトランジスタから注
入された電子の流れは、電源ｌＪｉから流れる電流にバ
イボーラトランジスタの電流増幅率βを乗じたものに等
しい。ドレイン領域に注入される止のキャリアの電流は
ドレイン領域内のドーピングの増大と同一視でき、従ク
てオン抵抗Ｒｏｎの低減をひき起こす。 当血σ）ケート電圧における注入領域８０表面に低い電
圧Ｕｉの場合にも反転層が形成され得るために、反転層
は少な《とも表−■において例えばチャネル領域５のよ
うに比較的弱くドーピングされてりる。他方チャネルｖ
！Ｉ域９のドーピングは、これが正のキャリアの放出の
ために励起されるほど高くなければならない。何故なら
、電流路、すなわちチャネルに隣接１一ている領域だけ
がドレイン領域２にキャリアを注入しノｆければならな
いからである。注入領域は表面において、例えば１０原
子／Ｍと１０１７原子／ぱの間のドーピングを有し、一
方コンタクト領域は表面において、１０と１０の間のド
ーピングを持つとよい。それによって、ドレイン領域２
の比抵抗が５０Ω函の比抵抗の場合，絶縁層１１の厚さ
が例えば６Ｑｎｍ．ゲート電圧ＵＧ８が例えば１０■、
そして竃圧Ｕｉが例えば１■であるとすると、良好な放
出作用と、それに伴なうオン抵抗Ｒｏｎの少な《とも３
分の１の低下が得られる。 電圧＋Ｕｉは別の電源から供給する必要はな《、電極Ｉ
Ｏは直接あるいは抵抗を介してゲート電源に接続されて
いてもよい。 バイボーラトランジスタは、多くの目的のためには望ま
しくないある制御入力を必要とする。第２図は、バイボ
ーラトランジスタのための制御入力がソース・ドし／イ
ン電源から得られろ構成を示している。同−あるいは機
能の同じ部分には、その場合第１図冫こおげろのと同じ
符号を付ｌ７ている。 第２図に示すＩ（３ＦＥＴは、第１図に示一夕それと基
板１の表面３に補助１”ＥＴ（Ｃ）が集積され“Ｃいる
点が異なっている。補助Ｆ’Ｅ’Ｉ’はチャネル領域１
６とソース頒域１７を有する。両領域は接触困１８を介
して成気的に相反に接続されている。捕助ＦＥＴｔｉ、
１；’Ｂｌ’６，５．２（八）の制御のために用いられ
るゲート電極と電気的に接続されるが、望ましくはその
ゲート電極でもあ９得るゲート電極を備える。それはチ
ャネル領域ｌ６の表面３への露出部分を完全に被援しな
ければならない。 正のゲート電圧を印加した際、領域６，５および２から
なるＩＧＦＥＴＡおよび補助ＦＥＴＣは蓄積層１３オよ
び１９の形成の下に導通しはじめる。補助ＦＥＴＣのキ
ャリアはその場合ソース領域１７からドレイン電極１４
Ｋｒａｔけて矢印によって示された径路をとる。それに
よってソース領域１７の電位はソース領域６の電位に対
して正の電位だ合わせられる。 チャネル領域１６はソ．−ス領城１７と接触体１８を介
して接続されているから、．チャネル領域１６もソース
餡域６に対して正にバイアス空れ今。ｔヤネ省領城１６
はそこで破線で示された接続加を介してコンタクト領域
９と電気的１ｃ接続さ３＜い４。．この接続は、図の面
と別に存｛′ｊ：．レ【チャネタ領域１６押よびコンタ
クト領域９ど同じ導電形を有する径蜂によクて形成され
るのが有効である．±訃も同じ高さにドーピングされて
いることが！効タ今る。それＫよって、チャネル領域９
はソース領城６に対して正にバイアスされ、バイボーラ
トラｙジスタ部の上述の作用は、蓄積ｊ−１３が注入餠
域８９表面に近い領域の反転に導いたことを前提として
始まる。これは、例えば第１図に関連して挙げたツ法の
場合の実情である。．．．． 補助口ＢＴＣに由来するソース電流リ直接蓄暉層を通じ
てソー．ス接触体７に流れ０１ケいように７バイポーラ
トランジスタｌ．ｊのコンタクト領第９はＩＧＦＥＴＡ
，！−補助ＦＥ’ｌ’ＣノＡＫ、＆，二，，，｝電極１
？ノ下に二つの完全に電気的に相互一分離された葺褌ノ
彌１，３．，１１．９が：Ｊ杉．Ｊ！されるように配廖
．さＱ．７：，）．’＋今。午や．場合に補助Ｉ’Ｅ，
Ｔｃ．は従っ＜．．テ．＜イボーラトジント子タＢに対
するべ−２電陣．を．隼給する。．．１．．．．よジ高
い電流に対し【は＝つのチｖ７’ｉｃＡ，Ｂ，９：の構
造の複数々一網．目状に構成する．とＪ；り。第β図に
はそのような配置の平面．図が示され、．千れにおいて
はよシ見やすくするために電極全体と勢縁層ｌ１が省略
された。ＩＧＦｇＴΔはこの場合金＄脚によって互矧並
列接続されている。＝２ｇ点関連して述べられた接碑加
は、ここでは対角Ｖ通る１強いｐ形の径路として示され
ている。ＩＱＦ，ＥＴ＄子Ａ顛属ず仝蓄積層の補助Ｆ，
Ｅ’ｒ．素子ｃＶ−ｓ−ｙ’る蓄積簿からの琴全な分離
が再要である。こ９目的のためにコンタクト領域９およ
び注入領域８．力．ζ埠終に形成され、各補助ＦＥＴＣ
を埠状に包囲する．，〔発明の効岑）．．．．：．ｌｉ
．Ｉ”．：．．１．．．電力用ＭＯ．．ｓＦＥ．Ｔのオ
ン抵抗は、外部からド．冫イン領域中に注入されるキャ
リアによって低減するともができる。本発明は、ゲート
電極の下に存在する注入領域のドーピングの強さ奪、Ｆ
ＥＴをオンにするゲート電圧印加時κ工電ツタとして働
《反転Ｊ一がその表面に形成される程度にするものであ
る。注入領域およびドレイン領域と共にその反転層がバ
イボーラトランジスタ．を形成し、それがキャリア注入
によってオン抵抗を低減させる。．
極１２とわずかに重なっている。ソース領域６は一つの
接触体７を備え、その接触体は同時にチャネル領域５ま
での短絡路を形成１る。基板ＩＩ７）他の！φ面４を゛
１オーム接触１１を備えている。′ナ他１・１どド１・
イン領域２の間νＣ横方向導１１ｆ率改善のため（ｌｒ
：ドレイン領域２と同じ導ｊｉイ形の高ドーピングの領
域がなお存在する。 ＩＧＦＥｉ”に電圧＋｛ＩＩ４そしてゲート電極に電圧
＋４Ｊｏ．を印加すると、ｌ’Ｌ・・イン領域の表面の
ゲーｌ−硝極の下に負のギャリアからなる蓄積＃１３が
形成さＪ１る。同時に表面３のチャネル領域５の区域に
ｔ′】のギャリアからな′７．）反転層が形成さ＋１．
１その結果貝のキャリノ′がソース領域からチャネルを
通じてドレ〜ｆン・領域中に流れる。電圧ＵＯＢが高く
なると蓄槓層１３が注入領域８の方向へ延びる。蓄積層
１３が注入領域８に４すると、電圧＋【Ｊ０８の上昇に
伴い、注入領域８０表面にｎ形特性を持つ反転層が形成
される。注入領域の上の反転層の形成と共に、ここにｎ
ｐｎ＠域系列、すなわちノ｛イポーラ１・ランジスタが
形成される。その場合反転層１３がバイボーラトランジ
スタのエミソタ、注入領域８がベースそしてドレイン領
域２がコレクタをそれぞれ形づくる。それ故ゲート電圧
＋Ｕ．，が上昇すると、そのエミノタバイアス電圧がソ
ース電圧から反転層１３に加わる電圧を差引いたもので
あるノ｛イホーラトランジスタが基板中に接続される。 ベースバイアス電圧はコンタクト領域の電位＋［．１１
によって与えられる。これはソース電位に対して正であ
る。 ゲーｉｆ圧十Ｕ１ｊが上昇１るとバイボーラ１・ランジ
スタは絶えず作動され、そσ）土止のギャリアをドレイ
ン領域２に注入する。ノ｛イボーラトランジスタから注
入された電子の流れは、電源ｌＪｉから流れる電流にバ
イボーラトランジスタの電流増幅率βを乗じたものに等
しい。ドレイン領域に注入される止のキャリアの電流は
ドレイン領域内のドーピングの増大と同一視でき、従ク
てオン抵抗Ｒｏｎの低減をひき起こす。 当血σ）ケート電圧における注入領域８０表面に低い電
圧Ｕｉの場合にも反転層が形成され得るために、反転層
は少な《とも表−■において例えばチャネル領域５のよ
うに比較的弱くドーピングされてりる。他方チャネルｖ
！Ｉ域９のドーピングは、これが正のキャリアの放出の
ために励起されるほど高くなければならない。何故なら
、電流路、すなわちチャネルに隣接１一ている領域だけ
がドレイン領域２にキャリアを注入しノｆければならな
いからである。注入領域は表面において、例えば１０原
子／Ｍと１０１７原子／ぱの間のドーピングを有し、一
方コンタクト領域は表面において、１０と１０の間のド
ーピングを持つとよい。それによって、ドレイン領域２
の比抵抗が５０Ω函の比抵抗の場合，絶縁層１１の厚さ
が例えば６Ｑｎｍ．ゲート電圧ＵＧ８が例えば１０■、
そして竃圧Ｕｉが例えば１■であるとすると、良好な放
出作用と、それに伴なうオン抵抗Ｒｏｎの少な《とも３
分の１の低下が得られる。 電圧＋Ｕｉは別の電源から供給する必要はな《、電極Ｉ
Ｏは直接あるいは抵抗を介してゲート電源に接続されて
いてもよい。 バイボーラトランジスタは、多くの目的のためには望ま
しくないある制御入力を必要とする。第２図は、バイボ
ーラトランジスタのための制御入力がソース・ドし／イ
ン電源から得られろ構成を示している。同−あるいは機
能の同じ部分には、その場合第１図冫こおげろのと同じ
符号を付ｌ７ている。 第２図に示すＩ（３ＦＥＴは、第１図に示一夕それと基
板１の表面３に補助１”ＥＴ（Ｃ）が集積され“Ｃいる
点が異なっている。補助Ｆ’Ｅ’Ｉ’はチャネル領域１
６とソース頒域１７を有する。両領域は接触困１８を介
して成気的に相反に接続されている。捕助ＦＥＴｔｉ、
１；’Ｂｌ’６，５．２（八）の制御のために用いられ
るゲート電極と電気的に接続されるが、望ましくはその
ゲート電極でもあ９得るゲート電極を備える。それはチ
ャネル領域ｌ６の表面３への露出部分を完全に被援しな
ければならない。 正のゲート電圧を印加した際、領域６，５および２から
なるＩＧＦＥＴＡおよび補助ＦＥＴＣは蓄積層１３オよ
び１９の形成の下に導通しはじめる。補助ＦＥＴＣのキ
ャリアはその場合ソース領域１７からドレイン電極１４
Ｋｒａｔけて矢印によって示された径路をとる。それに
よってソース領域１７の電位はソース領域６の電位に対
して正の電位だ合わせられる。 チャネル領域１６はソ．−ス領城１７と接触体１８を介
して接続されているから、．チャネル領域１６もソース
餡域６に対して正にバイアス空れ今。ｔヤネ省領城１６
はそこで破線で示された接続加を介してコンタクト領域
９と電気的１ｃ接続さ３＜い４。．この接続は、図の面
と別に存｛′ｊ：．レ【チャネタ領域１６押よびコンタ
クト領域９ど同じ導電形を有する径蜂によクて形成され
るのが有効である．±訃も同じ高さにドーピングされて
いることが！効タ今る。それＫよって、チャネル領域９
はソース領城６に対して正にバイアスされ、バイボーラ
トラｙジスタ部の上述の作用は、蓄積ｊ−１３が注入餠
域８９表面に近い領域の反転に導いたことを前提として
始まる。これは、例えば第１図に関連して挙げたツ法の
場合の実情である。．．．． 補助口ＢＴＣに由来するソース電流リ直接蓄暉層を通じ
てソー．ス接触体７に流れ０１ケいように７バイポーラ
トランジスタｌ．ｊのコンタクト領第９はＩＧＦＥＴＡ
，！−補助ＦＥ’ｌ’ＣノＡＫ、＆，二，，，｝電極１
？ノ下に二つの完全に電気的に相互一分離された葺褌ノ
彌１，３．，１１．９が：Ｊ杉．Ｊ！されるように配廖
．さＱ．７：，）．’＋今。午や．場合に補助Ｉ’Ｅ，
Ｔｃ．は従っ＜．．テ．＜イボーラトジント子タＢに対
するべ−２電陣．を．隼給する。．．１．．．．よジ高
い電流に対し【は＝つのチｖ７’ｉｃＡ，Ｂ，９：の構
造の複数々一網．目状に構成する．とＪ；り。第β図に
はそのような配置の平面．図が示され、．千れにおいて
はよシ見やすくするために電極全体と勢縁層ｌ１が省略
された。ＩＧＦｇＴΔはこの場合金＄脚によって互矧並
列接続されている。＝２ｇ点関連して述べられた接碑加
は、ここでは対角Ｖ通る１強いｐ形の径路として示され
ている。ＩＱＦ，ＥＴ＄子Ａ顛属ず仝蓄積層の補助Ｆ，
Ｅ’ｒ．素子ｃＶ−ｓ−ｙ’る蓄積簿からの琴全な分離
が再要である。こ９目的のためにコンタクト領域９およ
び注入領域８．力．ζ埠終に形成され、各補助ＦＥＴＣ
を埠状に包囲する．，〔発明の効岑）．．．．：．ｌｉ
．Ｉ”．：．．１．．．電力用ＭＯ．．ｓＦＥ．Ｔのオ
ン抵抗は、外部からド．冫イン領域中に注入されるキャ
リアによって低減するともができる。本発明は、ゲート
電極の下に存在する注入領域のドーピングの強さ奪、Ｆ
ＥＴをオンにするゲート電圧印加時κ工電ツタとして働
《反転Ｊ一がその表面に形成される程度にするものであ
る。注入領域およびドレイン領域と共にその反転層がバ
イボーラトランジスタ．を形成し、それがキャリア注入
によってオン抵抗を低減させる。．
第１図は本発明の＝夾施例σ．）要部断面図、第２図は
別．の実施例の璧部断面図、・：第３図は第２図に示す
ＩＱＦＥＴの複数を一つのチップに集積した半導体装置
の夷施例の平面図である。．．′・ｌ・・・半導体基板
、３・・・基板の第一の表面、４・・・基板の第二の表
面、５・・・チャネル領域，・６・・・ソース領域、８
・・・注入領域，．９−・・コンタクト領域、１２・・
・ゲート電極，１３．１９・・・蓄積塙，１６・・・補
助Ｆｌｉｌｉ’のチャネル領域．、１７・・・補助ＦＥ
Ｔのソース領域、１８・・・接触体．・ ３２９
別．の実施例の璧部断面図、・：第３図は第２図に示す
ＩＱＦＥＴの複数を一つのチップに集積した半導体装置
の夷施例の平面図である。．．′・ｌ・・・半導体基板
、３・・・基板の第一の表面、４・・・基板の第二の表
面、５・・・チャネル領域，・６・・・ソース領域、８
・・・注入領域，．９−・・コンタクト領域、１２・・
・ゲート電極，１３．１９・・・蓄積塙，１６・・・補
助Ｆｌｉｌｉ’のチャネル領域．、１７・・・補助ＦＥ
Ｔのソース領域、１８・・・接触体．・ ３２９
Claims (1)
- 【特許請求の範囲】 １）第−の導電形の半導体基板、基板の第一の表面に内
設された少なくとも一つの逆導電形のチャネル領域およ
びチャネル領域に内設された第一の導電形のソース領域
、第一の表面に隣接するドレイン領域、他の表向と接続
されたドレイン電極、第−の表曲に内股さＪｔ，電圧が
印加される逆導電形の注入領域および第一の表面に絶縁
されたゲート′４極を備えたＩＧＦＥＴを含むものにお
いて、注入領域がゲ・一ト電極の下にあり、注入領域の
ドーピングは少なくとも表面ではオン状態のＩＧＩ”Ｅ
ｌ”において注入領域の表面に反転膚が形成されるよう
な程度であり、注入領域は第一の表面に内股され、注入
領域と同一導電形のコンタクト領域によって接触され、
コンタクト領域のドーピングは注入領域のそれよう高く
、オン状態のＩＧＦＥＴにおいてはコンタクト領域の表
面に反転層が形成されないような程度であｐ、ゲート電
極はコンタクト領域と注入領域の境界の上に位ｉｆ−Ｊ
ることな特徴とする半導体装置。 ２）特許ｉｉ＃求範囲弟１項記載の装１ａにおいて、第
−の表面に逆導電形のチャネル頭域、ｉＢ−導１Ｋ形の
ソース領域およびゲート電極な持′＝）補助Ｉ＝’１２
Ｔが内設され、補助ＦＥＴのソース領域およびチャネ／
ｌ／領域が接触体を介して接続さＪしており、補助１”
Ｅｉ”のチャネル領域はコンタクト領域と一気的υて譲
続されかっ■ＧＦＥ′ｒのケート電極が補助Ｉ“’ＥＴ
のゲー１・電極と嵐気的に接続されたことを特徴とする
半導体装置。 ３）特峠精求の範囲第２項呂己載の装置において、補助
Ｆｌ（’Ｉ’のナヤネル領域かコンタクト狽域と、コン
タクｌ−順域およひチャネル領域と同じ４竃形な有する
第一の表面に内設された径路を通じて接続されたことな
特徴とする半導体製置。 ４）％許請求の範囲第２Ｊｆ４記載の妓−１ｃおいて、
ＩＧＦＥＴと袖ｇ｝’Ｅ’ｌ’が共通のゲート心極を有
し、コンタク１・領域かグー１・竃極の下に位置し、コ
ンタクト領域がＩＧＦｇ’ｌ’と補助ＦＥＴの間に、ゲ
ート電極の下に形盛さ些る蓄積層がＩＧＦＥ’ｌ’と補
助ＦＥＴのチャネル領域の間に完全に分離され不いるよ
うに配置され？たこ？とを特徴とする半導体装？置。 ５）特許請求の範囲菖３項または第４項記載の装置にお
いて、基板内部のチャネル領域が第一の表面と反対側に
より高いドーピングと同じ導電形の区域を有し、補助Ｆ
ＥＴのチャネル領域とコンタクト領域を接続する径路が
この区域と接続されたことを特徴とする半導体装置。 ｆｓ）１！！ｊ許請求の範囲第２項ないし第５項のいず
れかに記載の装置において、基板に多数の電気的に並列
接続されたＩＧＰＥＴと多数の補助ＦＥＴが網目状に配
置され、注入領域とコンタクト領域が環状に形成されて
それぞれ一つの補助ＦＥＴを囲むことを特徴とする半導
体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823224618 DE3224618A1 (de) | 1982-07-01 | 1982-07-01 | Igfet mit ladungstraegerinjektion |
| DE3224618.8 | 1982-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5921069A true JPS5921069A (ja) | 1984-02-02 |
| JPH0362026B2 JPH0362026B2 (ja) | 1991-09-24 |
Family
ID=6167358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119471A Granted JPS5921069A (ja) | 1982-07-01 | 1983-06-30 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4584593A (ja) |
| EP (1) | EP0098497A3 (ja) |
| JP (1) | JPS5921069A (ja) |
| DE (1) | DE3224618A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2165090A (en) * | 1984-09-26 | 1986-04-03 | Philips Electronic Associated | Improving the field distribution in high voltage semiconductor devices |
| EP0176753A1 (de) * | 1984-09-27 | 1986-04-09 | Siemens Aktiengesellschaft | Darlington-Schaltung mit einem Feldeffekttransistor und einen bipolaren Ausgangstransistor |
| US4779123A (en) * | 1985-12-13 | 1988-10-18 | Siliconix Incorporated | Insulated gate transistor array |
| US5047812A (en) * | 1989-02-27 | 1991-09-10 | Motorola, Inc. | Insulated gate field effect device |
| GB9313843D0 (en) * | 1993-07-05 | 1993-08-18 | Philips Electronics Uk Ltd | A semiconductor device comprising an insulated gate field effect transistor |
| JPH10256550A (ja) * | 1997-01-09 | 1998-09-25 | Toshiba Corp | 半導体装置 |
| DE19808348C1 (de) * | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| US6953919B2 (en) | 2003-01-30 | 2005-10-11 | Thermal Solutions, Inc. | RFID-controlled smart range and method of cooking and heating |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3831187A (en) * | 1973-04-11 | 1974-08-20 | Rca Corp | Thyristor having capacitively coupled control electrode |
| US4048649A (en) * | 1976-02-06 | 1977-09-13 | Transitron Electronic Corporation | Superintegrated v-groove isolated bipolar and vmos transistors |
| JPS52132684A (en) * | 1976-04-29 | 1977-11-07 | Sony Corp | Insulating gate type field effect transistor |
| JPS5370679A (en) * | 1976-12-06 | 1978-06-23 | Nippon Gakki Seizo Kk | Transistor |
| US4199774A (en) * | 1978-09-18 | 1980-04-22 | The Board Of Trustees Of The Leland Stanford Junior University | Monolithic semiconductor switching device |
| JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
| JPS55140262A (en) * | 1979-04-19 | 1980-11-01 | Nippon Gakki Seizo Kk | Semiconductor device |
| US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
| US4345265A (en) * | 1980-04-14 | 1982-08-17 | Supertex, Inc. | MOS Power transistor with improved high-voltage capability |
| US4344081A (en) * | 1980-04-14 | 1982-08-10 | Supertex, Inc. | Combined DMOS and a vertical bipolar transistor device and fabrication method therefor |
| DE3018468A1 (de) * | 1980-05-14 | 1981-11-19 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit steuerbaren emitterkurzschluessen und verfahren zu seinem betrieb |
| DE3019883A1 (de) * | 1980-05-23 | 1981-12-03 | Siemens AG, 1000 Berlin und 8000 München | Zweirichtungsthyristor |
| US4300150A (en) * | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
| US4414560A (en) * | 1980-11-17 | 1983-11-08 | International Rectifier Corporation | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region |
| US4402003A (en) * | 1981-01-12 | 1983-08-30 | Supertex, Inc. | Composite MOS/bipolar power device |
| US4441117A (en) * | 1981-07-27 | 1984-04-03 | Intersil, Inc. | Monolithically merged field effect transistor and bipolar junction transistor |
-
1982
- 1982-07-01 DE DE19823224618 patent/DE3224618A1/de not_active Withdrawn
-
1983
- 1983-06-27 EP EP83106249A patent/EP0098497A3/de not_active Withdrawn
- 1983-06-30 US US06/510,080 patent/US4584593A/en not_active Expired - Fee Related
- 1983-06-30 JP JP58119471A patent/JPS5921069A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3224618A1 (de) | 1984-01-05 |
| US4584593A (en) | 1986-04-22 |
| EP0098497A3 (de) | 1986-04-09 |
| EP0098497A2 (de) | 1984-01-18 |
| JPH0362026B2 (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364072A (en) | Static induction type semiconductor device with multiple doped layers for potential modification | |
| US6861723B2 (en) | Schottky diode having overcurrent protection and low reverse current | |
| US5146298A (en) | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor | |
| JPS62189758A (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| US4686551A (en) | MOS transistor | |
| CN100361313C (zh) | 场电极金属半导体场效应晶体管 | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JPH0457111B2 (ja) | ||
| US4743952A (en) | Insulated-gate semiconductor device with low on-resistance | |
| EP0338312B1 (en) | Insulated gate bipolar transistor | |
| US4881119A (en) | Semiconductor devices | |
| JPS5921070A (ja) | 半導体装置 | |
| JPS63311766A (ja) | Ｍｉｓパワートランジスタ | |
| US4958211A (en) | MCT providing turn-off control of arbitrarily large currents | |
| JPS60153163A (ja) | バイポ―ラトランジスタ―電界効果トランジスタ組合せ装置 | |
| JP3185292B2 (ja) | 半導体装置 | |
| JPS59151472A (ja) | ラテラルｄｍｏｓトランジスタ | |
| EP0144654A2 (en) | Semiconductor device structure including a dielectrically-isolated insulated-gate transistor | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| CN111900202A (zh) | 一种沟槽栅igbt器件 | |
| JPS5976476A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| JPH0254969A (ja) | Ｍｏｓ型半導体装置 | |
| JPS58218173A (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| JPS61281557A (ja) | 絶縁ゲ−ト半導体装置 | |
| CN107359193B (zh) | 一种ldmos器件 |