JPS59215751A - 樹脂封止形半導体装置 - Google Patents

樹脂封止形半導体装置

Info

Publication number
JPS59215751A
JPS59215751A JP58090182A JP9018283A JPS59215751A JP S59215751 A JPS59215751 A JP S59215751A JP 58090182 A JP58090182 A JP 58090182A JP 9018283 A JP9018283 A JP 9018283A JP S59215751 A JPS59215751 A JP S59215751A
Authority
JP
Japan
Prior art keywords
resin
external
semiconductor device
screw
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58090182A
Other languages
English (en)
Inventor
Masami Matsumura
松村　正己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58090182A priority Critical patent/JPS59215751A/ja
Publication of JPS59215751A publication Critical patent/JPS59215751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W78/00—Detachable holders for supporting packaged chips in operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はトランジスタ、サイリスタ、ダイオ−従来の絶
縁形半導体装置は内部絶縁形で、第１図に示す構造が一
般的である。第１図（ａ）は前記半導体装置の断面模式
図であｑｆ）＜外部筐体取付用穴１８を有する金属支持
体１６上に半田層１１を介してセラミック等の絶縁板１
２、外部リード１４、半導体チップ２０が積層され、内
部リード１３で体が樹脂１７でおおわれている。第１図
（ｂ）は全体の外幌状態を示している。
本装置では電気的に金属支持体１６は半導体チップ２０
とは絶縁され、外部リード１４．１５のみに接続されて
いて絶縁形半導体装置を形成しているが、内部構造に示
す様に絶縁の為の部品点数が半田層１１を３点、絶縁板
１２、外部リード１４を各１点とい９ように非常に多く
、部品代及び製る放熱板との絶縁をはかる他の構造とし
て、半導体チップ２０を金属支持体１６に直接とシ付け
、半導体チップ２０を封止する樹脂１７で金属支持体１
６の全体をおおうことが考えられる。しかし、かかる構
造は樹脂モールド工程ｆｔ、施こすことが実質的にでき
ない・すなわち、モールド型内に半導体チップ２０’ｃ
有する金属支持体１６を固定する必媛上、この固定部Ｖ
Ｃ樹脂″ｆ破値することができない。すなわち、モール
ド型内に金属支持体１６を置くと金属支持体裏面を樹脂
でおおえないし、金属支持体１６をなんらかの押え手段
で挟持するとその部分を樹脂でおおえない。この樹脂で
おおわれない部分が存在するために、半導体装置全体を
樹脂で被覆することはできなかった◎本発明によれば、
半導体チップを載置する金属支持板に形成した取付用穴
（−あらかじめ絶縁被覆全形成しておく。この内表面絶
縁化の一方法としては絶縁性ビスを取り付けることがで
きる。この取付用穴の絶縁性部分でモールド型内の位置
決め固定を行い、取付用穴内面および各外部リードの先
端を除く全体が樹脂でおおわれた半今体装置を得る・ 次に、図面を参照して、本発明をエリ詳細［説明する。
本発明の一実施例を第２図に示す。第２図（ａ）は断面
図であるが、金属支持体１６の外部筐体取付用の穴１８
の部分に絶縁性の中尺ビス１９を取り付ける一方、半導
体チップ２０は半田層１１を介して直接金属支持体１６
上に接続されている。封止用樹脂１７は絶縁性ビス１９
の一部及び外部リード１５と金属支持体１６より延長さ
れた外部リード１４を除いて全体を包み込む様に形成さ
れている。絶縁性ビス１９の一部がおおわれないのは金
属支持体１６の裏面に回り込む樹脂１７の厚みを一定に
する為樹脂１７をモールド成形する際成形用金型の一部
に支持体１６を支えるビン全押し当てる為その部分は樹
脂１７が流れ込まない様になグている。
このように、本発明では半導体装置を外部筐体に取シ付
けた時筐体と半導体チップ２０との電気的絶縁は樹脂１
７及び絶縁性ビス１９を介して取られる事になシ外部絶
縁形構造となる。内部構造は先に説明した従来の内部絶
縁形に比べ部品点数が２点（半田層１１及び絶縁性ピス
ト９）に減り・部品代及び加工費が大幅に削減され、安
価に製造する事が出きる。
【図面の簡単な説明】
第１図（ａ）および（ｂ）は従来の内部絶縁形半導体装
置の断面図および平面図である。第２図（ａ）および（
ｂ）は本発明の一実施例による外部絶縁形半導体装置の
断面図および平面図である◎ １１・・・・・・半田層、１２・・・・・・絶縁板、１
３・・団・内部リード接続線、１４・旧・・外部リード
、１５・・・・・・外部リード、１６・・・・・・金属
支持体、１７・・団・樹脂、１８・・・・・・外部筐体
との接続用の穴、１９・・・・・・絶縁性中太ビス、Ｆ
　２０−・・半１４４４−’、−ッフ：ｌｌ （θ） ／ｆｉ （ｂ） とａシ ロ （＃））

Claims (1)

    【特許請求の範囲】
  1. 外部との機械的取付の為に設けられた穴の側面に絶縁材
    τ取り付け、該絶縁貸の一部および外部への電気接続用
    リード部を除いて樹脂封止金施したことを特徴とする樹
    脂封止形半導体装置。
JP58090182A 1983-05-23 1983-05-23 樹脂封止形半導体装置 Pending JPS59215751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58090182A JPS59215751A (ja) 1983-05-23 1983-05-23 樹脂封止形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58090182A JPS59215751A (ja) 1983-05-23 1983-05-23 樹脂封止形半導体装置

Publications (1)

Publication Number Publication Date
JPS59215751A true JPS59215751A (ja) 1984-12-05

Family

ID=13991341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58090182A Pending JPS59215751A (ja) 1983-05-23 1983-05-23 樹脂封止形半導体装置

Country Status (1)

Country Link
JP (1) JPS59215751A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750030A (en) * 1983-01-17 1988-06-07 Nec Corporation Resin-molded semiconductor device having heat radiating plate embedded in the resin
US8207601B2 (en) 2005-12-29 2012-06-26 Infinen Technologies Ag Electronic component and a method of fabricating an electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750030A (en) * 1983-01-17 1988-06-07 Nec Corporation Resin-molded semiconductor device having heat radiating plate embedded in the resin
US8207601B2 (en) 2005-12-29 2012-06-26 Infinen Technologies Ag Electronic component and a method of fabricating an electronic component
DE112005003802B4 (de) * 2005-12-29 2013-12-12 Infineon Technologies Ag Verfahren zum Herstellen eines elektronischen Bauteils

Similar Documents

Publication Publication Date Title
JP2509607B2 (ja) 樹脂封止型半導体装置
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
US5434449A (en) Semiconductor device in a single package with high wiring density and a heat sink
JPS63205935A (ja) 放熱板付樹脂封止型半導体装置
KR900017153A (ko) 반도체 장치 및 그 제조방법
JP2905609B2 (ja) 樹脂封止型半導体装置
KR900001984B1 (ko) 수지봉합형 반도체장치
JPH03280453A (ja) 半導体装置及びその製造方法
JPS6223097Y2 (ja)
JP2551349B2 (ja) 樹脂封止型半導体装置
JPH0329307B2 (ja)
JPH0364934A (ja) 樹脂封止型半導体装置
JPS61198658A (ja) 樹脂封止型半導体装置
JPS61219143A (ja) 樹脂封止形半導体装置の製造方法
JPS61194861A (ja) 樹脂封止型半導体装置
JPH065687B2 (ja) 樹脂封止型半導体装置の製造方法
KR200331874Y1 (ko) 반도체의다핀형태패키지
JPH03136392A (ja) 混成集積回路
JPH0720921Y2 (ja) 樹脂密封型半導体装置
JPH0296357A (ja) 半導体装置
JPS607750A (ja) 絶縁型半導体装置
JPH0318741B2 (ja)
KR200289924Y1 (ko) 리드프레임
JPS6246268Y2 (ja)
KR200149912Y1 (ko) 반도체 패키지