JPS592162A - プロセス制御装置 - Google Patents
プロセス制御装置Info
- Publication number
- JPS592162A JPS592162A JP57110788A JP11078882A JPS592162A JP S592162 A JPS592162 A JP S592162A JP 57110788 A JP57110788 A JP 57110788A JP 11078882 A JP11078882 A JP 11078882A JP S592162 A JPS592162 A JP S592162A
- Authority
- JP
- Japan
- Prior art keywords
- output
- control
- control device
- circuits
- controlling circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C25/00—Arrangements for preventing or correcting errors; Monitoring arrangements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はプロセス制御を行う場合の制御装置が２直化さ
れたプロセス制御装置に関する。
れたプロセス制御装置に関する。
発明の技術的背景とその問題点
従来この様ｙ、Ｈ２重化されたプロセス制御装置におい
ては、第１図に示した如く各々の制御回路ＩＡ。
ては、第１図に示した如く各々の制御回路ＩＡ。
ｌＢに対し故障検知回路２Ａ、２Ｂを設け、これら回路
の故障検知出力３Ａ、３Ｂによって例えば出力キープリ
レー４を用い制御回路ｌＡ、ＩＢの制御出力−５Ａ、５
Ｂｔ−切替えて制御出力６としてプラント７の＋ｉｌＪ
ｎを行っていた。この場合制御回路ＩＡ 、 ＩＢへ
の人力線８Ａ、８Ｂが各々、２嵐化の趣旨に従って入力
されているのはδうをまたない。しかしながらこの様な
２憲糸においては故障検知回路２Ａ、２Ｂの故障検知回
路がこの制御装置の信頼性を大きく左右する。故障検知
回路２Ａ。
の故障検知出力３Ａ、３Ｂによって例えば出力キープリ
レー４を用い制御回路ｌＡ、ＩＢの制御出力−５Ａ、５
Ｂｔ−切替えて制御出力６としてプラント７の＋ｉｌＪ
ｎを行っていた。この場合制御回路ＩＡ 、 ＩＢへ
の人力線８Ａ、８Ｂが各々、２嵐化の趣旨に従って入力
されているのはδうをまたない。しかしながらこの様な
２憲糸においては故障検知回路２Ａ、２Ｂの故障検知回
路がこの制御装置の信頼性を大きく左右する。故障検知
回路２Ａ。
２Ｂはパリティ懺知命令コードの妥当性検知等周知の多
くの回路からなるが、故障検知摺度を高めようとすると
恢知回路自身が大きくなり、逆に故障側出回路２Ａ、２
Ｂの故障による故障の誤検知が問題となっていた。しか
もこの様な状態でも故障の１００％検知は保証されず装
置によるｖＡ制御の恐れは残されていた。
くの回路からなるが、故障検知摺度を高めようとすると
恢知回路自身が大きくなり、逆に故障側出回路２Ａ、２
Ｂの故障による故障の誤検知が問題となっていた。しか
もこの様な状態でも故障の１００％検知は保証されず装
置によるｖＡ制御の恐れは残されていた。
発明の目的
本発明は、この点に鑑みてなされたものであり２点に構
成された制御装置の一方によって他方の動作を監視し故
障の完全な検知を行おうとするものである。
成された制御装置の一方によって他方の動作を監視し故
障の完全な検知を行おうとするものである。
発明の概要
本′Ａ明は２ｘ化された制御装置において、２つの系に
対し同一の制御演算を行わせている時、いずれか一方の
系がプロセスに対し演算結果を出力し、他方の系がこれ
と自己の演算結果と照合し不一致か否か検出することに
より２重系のいずれか一方に故障の生じたことを検知す
ることを特徴としたプロセス制御装置である。
対し同一の制御演算を行わせている時、いずれか一方の
系がプロセスに対し演算結果を出力し、他方の系がこれ
と自己の演算結果と照合し不一致か否か検出することに
より２重系のいずれか一方に故障の生じたことを検知す
ることを特徴としたプロセス制御装置である。
発明の実施例
第２図において制御回路ｌＡ 、 ｌ Ｂ、より、入力
＃８Ａ、８Ｂ迄の回路およびその名称、記号は第１図の
ものと同一である。本考案は従来の回路に対してフィー
ドバック線１０Ａ、Ｉｏｎを付加して例えば制御回路ｌ
Ａが出力キープリレー４によりその制御出力５人を制御
出力６に接続して制御している時、この制御出力６をフ
ィードバック線１０Ｂにより１ｌｌｌ制御回路ＩＢにお
いて自己の演算結果ないし自己の制御出力５Ｂと比較し
て同一であるか否かを慣証する点、およびこの検征した
結果を不一致出力ＪＩＩＡ、ＩＩＢにより出力し、゛こ
れにて不一致−誉報出力リレー１２をＯＮ されること
にある。この様な手段にて故障検知回路２Ａ、２Ｂにて
検出されない制御回路の故障をも検知しプラントの誤制
御を防止し得る。尚制御回路ＩＡ、ＩＢよりの不一致出
力ｙＪ１１１ Ａ 、 １１ Ｂは出力をワイヤオアす
るため、オーブンコレクタにて出力されていることは当
然である。
＃８Ａ、８Ｂ迄の回路およびその名称、記号は第１図の
ものと同一である。本考案は従来の回路に対してフィー
ドバック線１０Ａ、Ｉｏｎを付加して例えば制御回路ｌ
Ａが出力キープリレー４によりその制御出力５人を制御
出力６に接続して制御している時、この制御出力６をフ
ィードバック線１０Ｂにより１ｌｌｌ制御回路ＩＢにお
いて自己の演算結果ないし自己の制御出力５Ｂと比較し
て同一であるか否かを慣証する点、およびこの検征した
結果を不一致出力ＪＩＩＡ、ＩＩＢにより出力し、゛こ
れにて不一致−誉報出力リレー１２をＯＮ されること
にある。この様な手段にて故障検知回路２Ａ、２Ｂにて
検出されない制御回路の故障をも検知しプラントの誤制
御を防止し得る。尚制御回路ＩＡ、ＩＢよりの不一致出
力ｙＪ１１１ Ａ 、 １１ Ｂは出力をワイヤオアす
るため、オーブンコレクタにて出力されていることは当
然である。
尚制＃回路ｌＡ、１１３は同一の演算を行っているが、
相手側との照合演算を行う時は照合演算を行う側にその
分のみ負相がかかる。この点を解消するため第３図に示
す様に照合（＊算を行わない側は照合演算を行うに必要
な時間だけ時間待を行うようにしている。第３図におい
てＡは照合演算を行４つない側の時間図、Ｂは照合演算
を行う側の時間図、ＩＡ、ＩＢは同一の＋ｌＮＪ御演算
全演算ている時間２人は時間待を行っている時間、２Ｂ
は照合演算を行っている時間である。
相手側との照合演算を行う時は照合演算を行う側にその
分のみ負相がかかる。この点を解消するため第３図に示
す様に照合（＊算を行わない側は照合演算を行うに必要
な時間だけ時間待を行うようにしている。第３図におい
てＡは照合演算を行４つない側の時間図、Ｂは照合演算
を行う側の時間図、ＩＡ、ＩＢは同一の＋ｌＮＪ御演算
全演算ている時間２人は時間待を行っている時間、２Ｂ
は照合演算を行っている時間である。
兄明の効果
本発明によれば２つの回路が同一の時間に同一の故障を
生じなければ故障は必ず横用される所となり、この様な
可能性は極めて少さく実用上は零と考えてよい。本発明
は従来よりの回路に対し相互にクロスとなるフィードバ
ック線と両回路の不一致出力を付加する程度にて回路の
故障検出機能を格段に高めることが可能となる。
生じなければ故障は必ず横用される所となり、この様な
可能性は極めて少さく実用上は零と考えてよい。本発明
は従来よりの回路に対し相互にクロスとなるフィードバ
ック線と両回路の不一致出力を付加する程度にて回路の
故障検出機能を格段に高めることが可能となる。
第１図は従来の回路図、第２図は本発明を加えた回路図
、第３図は本兄明の演ｌｉ、動作の時間軸表現した説明
図である。 ｌ・・・制御装置 ２・・・故障検知回路４・・
・キープリレー ７・・・プラント（７３１７）代理
人弁理士 則近憲佑（ほか１名）第１図
、第３図は本兄明の演ｌｉ、動作の時間軸表現した説明
図である。 ｌ・・・制御装置 ２・・・故障検知回路４・・
・キープリレー ７・・・プラント（７３１７）代理
人弁理士 則近憲佑（ほか１名）第１図
Claims (1)
- 【特許請求の範囲】 ２重化された制御装置において、２つの系に対し同一の
制御演算を行わせている時、いずれか一方の系がプロセ
スに対し演算結果を出力し、他方の系がこれと自己の演
算結果と照合し不一致か否予 か検出することにより２重系のいずれか一方に故障の生
じたことを検知することを特徴としたプロセス制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110788A JPS592162A (ja) | 1982-06-29 | 1982-06-29 | プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110788A JPS592162A (ja) | 1982-06-29 | 1982-06-29 | プロセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592162A true JPS592162A (ja) | 1984-01-07 |
Family
ID=14544640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110788A Pending JPS592162A (ja) | 1982-06-29 | 1982-06-29 | プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397010A (ja) * | 1989-09-08 | 1991-04-23 | Nec Home Electron Ltd | 制御装置 |
-
1982
- 1982-06-29 JP JP57110788A patent/JPS592162A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397010A (ja) * | 1989-09-08 | 1991-04-23 | Nec Home Electron Ltd | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3316261A1 (en) | Control system for the safety of nuclear power plant | |
| JPS592162A (ja) | プロセス制御装置 | |
| RU2669140C1 (ru) | Способ управления дублированной системой с использованием методов нечеткой логики | |
| JPH11143841A (ja) | 照合回路 | |
| JPS60214048A (ja) | 信号技術的に保証のあるデータ処理装置 | |
| CN115509181B (zh) | 多重表决容错结构安全控制方法、系统及装置 | |
| JPS592109A (ja) | プラント監視制御装置のデイジタル出力装置 | |
| JP2590231B2 (ja) | 制御装置の常時監視回路 | |
| JPH0472254B2 (ja) | ||
| JPS6324452Y2 (ja) | ||
| JPH0822121B2 (ja) | 自動列車制御装置 | |
| JPS61180302A (ja) | 自動制御装置 | |
| JPH02278457A (ja) | デジタル情報処理装置 | |
| JPS5872226A (ja) | クロツク切替え回路 | |
| JPS60134303A (ja) | 故障検出装置 | |
| JPH02135954A (ja) | コマンド自動発生方式 | |
| JPS63290978A (ja) | ２アウトオブ４回路の診断装置 | |
| JPH01306931A (ja) | Ｃｐｕ障害検出方式 | |
| JP2013101603A (ja) | バス同期２重系コンピュータシステム | |
| JPH08110801A (ja) | タービン制御装置 | |
| JP2000163275A (ja) | 同期フラグ合わせ回路及びその同期フラグ合わせ方法 | |
| JPS5890201A (ja) | 三重系プロセス入出力装置 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPH01180642A (ja) | 障害表示復旧処理方式 | |
| JPS63175901A (ja) | デイジタルステ−タス信号出力器 |