JPS63175901A - デイジタルステ−タス信号出力器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計算機制御システムの出力信号器に適用される
ディジタルステータス信号出力器に関する。

〔従来の技術〕

従来、例えば−ング、電動弁、電磁弁等の制御対象をデ
ィジタルステータス信号により操作、制御する計算機制
御システムに於いて、同システムのディジタルステータ
ス信号出力器には、計算機の故障時を考慮した故障時出
力位置の設定機能が付加されていない。

そのため計算機が故障した場合、計算機制御システムの
ディジタルステータス信号出力器は制御機能をもたなく
なる。

そこで従来では、計算機及びディジタルステータス信号
出力器を２組用意し、通常使用の計算機が故障したとき
、同計算機のディジタルステータス信号出力器に代え、
残る正常状態にあるディジタル信号出力器に切換えて制
御を行なっていた。

〔発明が解決しようとする問題点〕

上記したように、従来では計算機の故障に伴う操作異常
を回避しようとすると、２系統のディジタルステータス
信号出力機能をもたせなければならないため、システム
構成が繁雑化し大幅なコスト高を招くという問題があり
、又、２系統のディジタルステータス信号出力機能をも
たない構成では信頼性が大幅に低下して、例えば異常操
作時に大きな支障を伴うプラント等には供し得ないとい
う問題がある。

本発明は上記したような２系統のディジタルステータス
信号出力機能を用意することなく、計算機制御システム
が故障した場合、ポング、電動弁。

電磁弁等のディジタルステータス出力信号により操作さ
れる制御対象が、様々な状態に動作しないよう、各制御
対象を希望通シの動作状態に設定することのできるディ
ジタルステータス信号出力器を提供する。

〔問題点を解決するための手段及び作用〕本発明は、計
算機制御システムにて自己診断により検出される計算機
故障信号を用い、単一のディジタルステータス信号出力
器にて、計算機故障時強制的にあらかじめ設定しておい
た、故障時出力状態にする構成としたものである。

これによりシステムの大幅な繁雑化、高価格化を招くこ
となく、信頼性の高い制御システムが構築できる。

〔実施例〕

第１図は本発明の一実施例を示すブロック図でアシ、こ
こでは既存の計算機制御システムに、故障時出力位置付
ディ・ゾタルステータス信号出力器を設け、計算機故障
時にその検出信号により信号出力状態を予め設定してお
いた特定の出力状態に切換える構成としている。

第１図に於いて、計算機制御システムは、プロセス信号
をアナログ入力器４により、又、プロセスのステータス
信号をｆイジタル入力器６により入力し、メモリ２上に
あるプログラムによりこれら入力された値を演算処理部
（ＣＰＵ）　２により演算し、その結果をアナログ出力
器５及び故障時出力位置付ディジタル出力器７より各操
作端（ポンプ。

弁等）へ出力する。また、計算機自身では、演算処理部
１でのプログラム（ソフトウェア）により、または自己
診断部（モニタ）３でのロジック回路により、自己診断
し、異常検知の際に故障検出信号９を出力する。この故
障検出信号９を故障時出力位置付ディジタル出力器７に
入力し、故障時出力位置付ディジタル出力器２よシ出力
されるディジタルステータス信号の各々をあらかじめ設
定された出力状態に強制的に切換える。

第２図に上記故障時出力位置付ディジタル出力器７の内
部構成を示す。

第２図を参照して実施例の動作を説明すると、演算処理
部（ＣＰＵ）　１よシパス８を経由して出力値が出力回
路１１に転送される。出力回路７１よシ各々の出力信号
が信号変換器７２１〜７２ａに送られる。従来までの計
算機制御システムのディジタル出力器はこの信号変換器
７２ａ〜７２ｃの出力をそのまま操作端へ出力する。本
発明による故障時出力位置設定機能をもつディジタル出
力器７では、信号変換器７２凰〜１２ｅの後段に故障時
出力切換器７７ａ〜２３ｅ１を設け、故障検出信号９が
入力された時にあらかじめ設定器１４１〜７４ａにて設
定された故障時出力位置に操作端への出力を強制的に切
換える。

〔発明の効果〕

以上詳記したように本発明のディジタルステータス信号
出力器によれば、計算機制御システムが故障した際、操
作端への各ディジタル出力信号をあらかじめ設定された
故障時の出力位置とすることにより、プラントに異常な
操作をおこなわない信頼性の高い操作制御が可能となる
。

【図面の簡単な説明】

第１図は、本発明の一実施例に於ける計算機制御システ
ムの構成を示すブロック図、第２図は上記実施例に於け
る故障時出力位置付ディジタルステータス信号出力器の
内部構成を示すブロック図である。 １・・・演算処理部（ＣＰＵ）、２・・・メモリ、３・
・・自己診断部（モニタ）、４・・・アナログ入力器、
５・・・アナログ出力器、６・・・ディジタル入力器、
７・・・故障時出力位置付ディジタル出力器、８・・・
パス、９・・・故障検出信号、７１・・・出力回路、７
２ａ〜７２ｃ・・・信号変換器、７３＆〜７３ｃ・・・
故障時出方変換器、７４ａ〜７４ｃ・・・設定器。 出願人代理人　　弁理士　鈴　工　武　彦故−構出信号 第２図

Claims (1)

【特許請求の範囲】
1. 計算機制御システムに於いて、自己診断機能により計算
   機の故障を検知したとき、同故障検知信号をもとに、計
   算機制御システム故障時の制御対象動作方向及び状態を
   考慮した特定のディジタルステータス信号を出力する手
   段を有してなることを特徴としたディジタルステータス
   信号出力器。