JPS59218557A - マイクロプログラム制御によるデ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はマイクロプログラム制御によるデータ処理装置
、物にソフトウェア命令の読み出し等の一連の処理であ
るハードウェアのノくイブライフ制御ｔマイクロプログ
ラムで行なうマイクロプログラム制御によるデータ処理
装置に関するものである。

〔従来技術〕

マイクロプログラム制御による大型のデータ処理装置に
２いては、高速処理が要求されるため、通常、主記憶装
置からのソフトウェア命令、オペラッドの読み出し、２
よび読み出されたソフトウェア命令のデコード、および
マイクロプログラム処理の起動等はハードウェア制御に
よる一連の処理であるパイプライ／制御にょシ実行され
その後マイクロプログラムによる処理が実行される。

そのため、ソフトウェア命令の読み出し、オペランドの
読み出し、および、ソフトウェア命令のデコード等のハ
ードウェア制御による処理はマイクロプログラムでは制
御できず、それらの処理に関する機能の変更に対しては
柔軟性に欠ける欠点があった。

また、別のソフトウェア命令を実行させるソフトウェア
命令（実行命令）とか、別のソフトウェア命令ｒ緑返し
実行させるソフトウェア命令（繰返し命令）では、それ
ら別のソフトウェア命令の読み出し、オペランド読み出
し等を処理するための特別のハードウェアを追加するが
、あるいは−すべてマイクロプログラムで処理する必要
があり、ハードウェア量、あるいは、マイクロプログラ
ムのステップ量が増加する欠点があった。

また、１つのソフトウェア命令の実行後その結果全判定
し、再び、次のソフトウェア命令を実行するといった、
いわゆる命令ステップ機能は装置の評価に必要な機能で
あるが、同様に特別のハードウェアが必要となってハー
ドウェア量が増加し、かつ、マイクロプログラムで制御
し得ないので柔軟性に欠ける欠点があった。

〔発明の目的〕

本発明の目的は、ソフトウェア命令の読み出し、オペラ
ンドの読み出し等のハードウェア制御全マイクａ　７’
ａグラムにより制御可能とすることにより上記欠点金解
決し、機能の変更に対してより柔軟性のあるデータ処理
装置を提供することにある。

他の目的は、１つのソフトウェア命令の処理を、あるマ
イクロプログラム内の処理として利用することｔ可能に
し、いわゆる実行命令や、繰返し命令等の処理全マイク
ロプロダ２ムにより効率良＜処理するデータ処理装置を
提供することにある。

史に他の目的は、安価な柔軟性のある命令ステップ機能
を持つデータ処理装置ｔ’ｔ−提供することにある。

〔発明の構成〕

本発明によるとハードウェア制御によシ主記憶装置から
ソフトウェア命令およびソフトウェア命令のオペ２ンド
を読み出し、その後マイクロプログラム全起動してソフ
トウェア命令の処理ｔマイクロプログラムによシ行うデ
ータ処理装置において、ソフトウェア命令を格納する命
令レジスタと、複数のワードからなるマイクロプログラ
ムを格納する制御メモリと、前記制御メモリの出力全格
納する制御レジスタと、前記制御メモリのアドレス全発
生するアドレス発生手段と、前記制御レジスタの出力に
より制御される演算手段と、ＡＬＩ記制御レジスタの出
力により制御され前記演算手段の出力忙前記命令レジス
タに格納する手段と、前記制御レジスタの出力の制御に
よシッフトウニア命令の読み出しを除く一連のハードウ
ェア制御全起動する手段と、前記制御レジスタによυ制
御されるアドレス指定レジスタと、前記アドレス指定レ
ジスタにより制御される固定アドレス発生手段と、前記
制御レジスタの出力により制御されるフリップフロップ
と、前記フリップフロップの出力と前記制御レジスタの
出力の条件全判定する条件判定手段と、前記条件判定手
段の出力の制御により前記固定アドレス発生手段で発生
されるアドレスの前記マイクロプログラムｋＮ４動する
手段とｒ含むこと′ｆｒ：特徴とするマイクロプログラ
ム制御によるデータ処理装置が得られる。

〔実施例の説明〕

次に本発明について図面會参照して詳細に説明する。第
１図は本発明の一実施例のブロック図で、主記憶装置ｌ
　Ｏ，命令読み出し手段２０、オペランド読み出し手段
３０、命令レジスタ４０、ナコード手段５０、アドレス
発生手段６０、選択手段７０、制御メモリ８０、制御レ
ジスタ９０、演算手段１００、フリッグフ口ップ１１Ｏ
５条件判足手段１２０、アドレス指定レジスタ１３０、
固定アドレス発生手段１４０から構成される。

第２図を参照すると、第２図は第１図の制御メモリ８０
内のマイクロプログラムの各マイクロ命令上格納する制
御レジスタ９０の機能的に分割されるフィールドの形式
が示されている。制御レジスタ９０はＡＤＤフィールド
ｇ１．ｏｐフィールド９２、ＥＮＤフィールド９３、Ｃ
ＮＴ１フィールド９４、ＣＮＴ２フィールド９５から形
成されている。

第３図を参照すると、第３図は第１図で示される実施例
の処理手順の一例を示し、処理２００〜２１０　　の各
々はマイクロプログラム、または、ノ・−ドウエフのバ
イプライ／制御によって実行される１つの処理単位を示
している。

まず、第１図、第２図により、本実施例のマイクロ命令
の機能？説明する。

ＯＰフィールド９２は演算手段１００およびアドレス発
生手段６０七制御し、命令レジスタ４０の書き込み動作
ｒ指示する。また図には示されていないが、ＯＰフィー
ルド９２は主記憶装置１１０に対するデータの読み出し
、および書き込み動作全制御する機能金倉んでいる。Ａ
ＤＤフィールド９１は制御メモリ８０内のマイクロプロ
グラムのアドレスを指定し、マイクロプログラムの分岐
アドレス全指定するため、アドレス発生手段６０に転送
される。

ＣＮＴｌフィールド９４はソフトウェア命令の読み出し
、およびオペ２／ドの読み出し等τ実行するため、ハー
ドウェアのパイプライ／制御の起動上指示する。本実施
例では起動するハードウェアのパイプライン制御として
、少なくとも、ソフトウェア命令の読み出し？伴うバイ
プライ／制御と、ソフトウェア命令の読み出し葡行わず
一命令レジスタ・４０内のソフトウェア命令に従って処
理？行うパイ／ブライ／制ａｒ起動する機能を持つ。

ＥＮＤフィールド９３はハードウニｒにソフトウェア命
令の処理の終了全指示すると共に、栄件刊定手段１２０
の入力となる。ＣＮＴ２フィールド９５は１つのソフト
ウェア命令の実行後、連続して次のソフトウェア命令を
実行せず、一度マイクロプログラムに制御を渡すいわゆ
る命令ステップモードを指定するフリラグフロップ１１
０で設定し、アドレス指定レジスタ１３０を制御する。

次に第１図、第２図によシ、命令ステップを使用しない
通常のソフトウェア命令を処理する場合の動作の一例？
祝明する。

ソフトウェア命令は主記憶装置ｌＯに格納されていて、
命令読み出し手段２０により読み出されて、命令レジス
タ４０に格納される。命令レジスタ４０内のソフトウェ
ア命令はデコード手段５０によりデコードされ、オペラ
ンドが心安なソフトウェア命令であればオペランド読み
出し手段３０により主記憶装＋ｔ　ｌ　Ｏからオペラン
ドが読み出され、演算手段１００に転送される。デコー
ド手段５０の出力はアドレス発生手段６０に転送され、
アドレス発生手段６０により命令レジスタ４０内のソフ
トウェア命令に対応して制御メモリ８０のマイクロプロ
グラムの先頭アドレスが発生され、選択手段７０會通し
て発生したアドレスのマイクロプログラムの起動が行わ
れる。以上の処理はハードウェアのバイプライ／制御に
より実行される。

起動されたマイクロプログラムの各マイクロ命令は順次
制御レジスタ９０に読み出され、ＯＰフィールド９２の
制御により処理が実行され、ソフトウェア命令の終了時
にＣＮＴｔフィールド９４によシ次に実行すべきソフト
ウェア命令忙抗み出すハードウェアのパイプライン制御
が起動され、ＥＮＤフィールド９３によりソフトウェア
命令の終了が指示される。

次に第３図によって、命令ステップｔ１史用するソフト
ウェア命令を処理する場合の動作の一例を説明する。処
理２００において、ノー−ドウエアのパイプライン制御
により、ソフトウェア命令Ａが主記憶装置ｌＯから読み
出され、命令レジスタ４０に格納される。ここでソフト
ウェア命令Ａは別のソフトウェア命令Ｂｉオペランドと
して読φ出し実行する命令である。処理２０１に２いて
、ノー−ドウエアのパイプライ／制御によりソフトウェ
ア命令Ｂがソフトウェア命令Ａのオペランドとして読み
出され、演算手段ｌＯＯに転送され、ソフトウェア命令
Ａのマイクログログラムが起動される。処理２０２にお
いて、マイクロプログラムの制御により、ソフトウニｙ
　６６令Ｂが６汀令レジスタ４０に格納される。

処理２０３に２いて、マイクロプログラムの制御により
、ｒドレス指定レジスタ１３０に固定ｒドレス発生手段
１４０を制御するための情報が設定される。処理２０４
にひいて、マイクロ１０グ２ムの制御によりフリップ７
０ツブ１１０が命令ステップモードに設定される。処理
２０５において、ソフトウェア命令の読み出しｔ行わな
いハードウェアのパイプライン制御が起動される。処理
２０６において、命令レジスタ４０内のソフトウェア命
令Ｂのオペランド読み出し等のハードウェア制御が起動
され、引き続きソフトウェア命令Ｂのためのマイクロプ
ログラムが起動される。

処理２０７に２いて、マイクロ１０グラムの制御によシ
、制御Ｖラスタ９０内のＥＮＤフィールド９３によって
、ソフトウェア命令Ｂの些了が指示される。処理２０８
に２いて条件判定手段１２０によシ、フリップフロップ
１１０による命令ステップモードおよび、ＥＮＤフィー
ルド９３によるノフトウェ′１命令の終了であることが
検出され、アドレス指定レジスタ１３０　　内の情報に
より制御され固定ｒドＶス発生手段１４０によυ発生さ
れたアドレス金欠に実行すべきマイクロプログラムのア
ドレスとして選択手段７０が制御され、マイクロ１０グ
ラムが起ｗＪされる。

処理２０９において、マイクロプログラムの制御によシ
、フリップ７０ツブ１１０が通常モードに設定される。

処理２１０において、マイクログログラムの制御により
、次に実行すべきノットウニｒ命令音読み出すハードウ
ェアのパイプライ：／　ｆＩｉ制御が起動され、ＥＮＤ
フィールド９３１７Ｃよシ、ソフトウェア命令Ａの終了
が指示される。

同、第３図によって示される処理は、本発明の実施の一
例に過ぎず、本発明がこのような物足の場合に駆足され
るものではない。

〔発明の効果〕

本発明は、以上説明したように、マイクロプログラムに
よシッフトウエア命令のハードウェア制御忙含む処理の
廷動を行い、ソフトウェア命令の終了ｒ検出したとき、
マイクロプログラムで指定シタ固定ｒドレスのマイクロ
プログラム會起動することにより、ハードウェア制御金
倉むソフトウェア命令の処理にマイクロプログラムによ
り、効率良く制御することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図で示される制御レジスタ９０の機能的に分割され
るフィールドτ示す図、第３図は第１図、第２図で示さ
れる実施例の処理手順の一例ケ示すフロー図である。１
０・・・・・・主記憶装置、２０・・・・・・命令読み
出し手段、３０・・・・・・オペランド読み出し手段、
４０，９０，１３０・・・・・・レジスタ、５０・・・
・・・デコード回路、６０・・四ψアドレス発生手段、
７０・・・・・・選択手段、８０・・・・・・制御メモ
ＩＪ、１００・・・・・・演算手段、１１０・・・・・
・フリップフロップ、１２０・・・・・・条件判定手段
、１３０・・・・・・アドレス指定レジスタ、１４０・
・・・・・固定アドレス発生手段。 警１爾

Claims (1)

【特許請求の範囲】
1. ハードウェア制御により主記憶装置からソフトウェア命
   令およびソフトウェア命令のオペランド音読み出しその
   後マイクロプログラム全格納動じてソフトウェア命令の
   処理ｔマイクロ１０グラムにより行うデータ処理装置に
   おいて、ソフトウェア命令を格納する命令レジスタと、
   複数のワードからなるマイクロプログラム全格納する制
   御メモリと、Ａｉｌ記制御メモリの出力を格納する制御
   レジスタと、前記制御メモリのアドレス全発生するｒド
   レス発生手段と、前記ｔ制御レジスタの出力により制御
   される演算手段と、前記制御レジスタの出力により制御
   され前記演算手段の出力を前記命令レジスタに格納する
   手段と、前記制御レジスタの出力の制御によりソフトウ
   ェア命令の読み出しを除く一連のハードウェア制御音起
   動する手段と、前記制御レジスタにより制御されるアド
   レス指定レジスタと、前記アドレス指定レジスタにより
   制御される固定アドレス発生手段と、前記制御レジスタ
   の出力にニジ制御されるフリップフロッグと、前記フリ
   ップ７０ツブの出力と前記制御レジスタの出力の条件を
   判定する条件判定手段と、前記条件判定手段の出力の制
   御により前記固定アドレス発生手段で発生されるアドレ
   スの前記マイクロプログラム全起動する手段とを含むこ
   とを特徴とするマイクロプログラム制御によるデータ処
   理装置。