JPS607295B2 - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS607295B2 JPS607295B2 JP50070789A JP7078975A JPS607295B2 JP S607295 B2 JPS607295 B2 JP S607295B2 JP 50070789 A JP50070789 A JP 50070789A JP 7078975 A JP7078975 A JP 7078975A JP S607295 B2 JPS607295 B2 JP S607295B2
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- taken
- branch
- microprogram
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
マイクロプログラムを格納しておく制御記憶装置を２バ
ンク備えたマイクロプログラム制御電子計算機において
、命令実行用マイクロプログラムより、一定条件成立時
に、割込み処理用・命令実行準備用マイクロプログラム
に制御を渡すデータ処理装置に関する。
ンク備えたマイクロプログラム制御電子計算機において
、命令実行用マイクロプログラムより、一定条件成立時
に、割込み処理用・命令実行準備用マイクロプログラム
に制御を渡すデータ処理装置に関する。
マイクロプログラムを格納しておく制御記憶装置を２バ
ンク備えたマイクロプログラム制御電子計算機の、制御
記憶装置周辺のブロック図およびマイクロプログラムフ
ローをそれぞれ第１図、第２図に示す。
ンク備えたマイクロプログラム制御電子計算機の、制御
記憶装置周辺のブロック図およびマイクロプログラムフ
ローをそれぞれ第１図、第２図に示す。
第１図において、１０川ま、次に実行すべきマイクロ命
令のアドレスを格納しておくアドレスレジスタ、１０１
，１０２はマイクロプログラムを格納しておく制御記憶
装置ＣＳ、１０３はアドレスレジスター００で示された
アドレスより読出されたＣＳＩＯＩ側とＣＳＩ０２側の
マイクロ命令２語の内、どちらか１語を選択する機能を
有するセレクタ、１０４はセレクタ１０３で選択された
１語を保持しマイクロ命令の実行に供するレジスタ、１
０５はマイクロ命令の持つテスト分岐の機能を司るテス
トマトリクスであり、他の装置より種々の被制御内部状
態が送られている。１０６はテストマトリクス１０５で
調べられたテスト条件が成立か不成立かをマイクロ命令
１語の選択情報としてセレクタ１０３に供する制御装置
である。
令のアドレスを格納しておくアドレスレジスタ、１０１
，１０２はマイクロプログラムを格納しておく制御記憶
装置ＣＳ、１０３はアドレスレジスター００で示された
アドレスより読出されたＣＳＩＯＩ側とＣＳＩ０２側の
マイクロ命令２語の内、どちらか１語を選択する機能を
有するセレクタ、１０４はセレクタ１０３で選択された
１語を保持しマイクロ命令の実行に供するレジスタ、１
０５はマイクロ命令の持つテスト分岐の機能を司るテス
トマトリクスであり、他の装置より種々の被制御内部状
態が送られている。１０６はテストマトリクス１０５で
調べられたテスト条件が成立か不成立かをマイクロ命令
１語の選択情報としてセレクタ１０３に供する制御装置
である。
マイクロ命令の実行はしジスタ１０４から制御信号を各
被制御論理に送ることにより行なわれるが、現マイクロ
命令実行中に次に実行すべきマイクロ命令のアドレスを
アドレスレジスタ１００へ、また、次に実行すべきマイ
クロ命令を決めるためのテストの条件をテストマトリク
ス１０５へ送っておくことで、現マイクロ命令の実行と
並行して次に実行すべきマイクロ命令の準備も行なわれ
る。第２図において、２００〜４００はそれぞれマイク
ロ命令１語を意味し、２００（３００）でテスト分岐が
成立した場合２０２（３０２）へ、不成立の場合に２０
１（３０１）へ分岐し、２０２（３０２）から特定動作
を実行するマイクロ命令のェントリ４００へは無条件分
岐する。第２図で示すように、２００および３００でテ
スト分岐が成立した場合に、直ちに４００へ分岐し一連
のマイクロプログラム動作を実行させようとしても、テ
スト分岐が不成立の場合、それぞれ２０１，３０１（２
０１と３０１は異なるマイクロ命令）の処理が必要であ
るため、２０１，３０１と対になった２０２，３０２（
２０２と３０２は同一のマイクロ命令）の実行を経てか
らでないと４００へは分岐できない。
被制御論理に送ることにより行なわれるが、現マイクロ
命令実行中に次に実行すべきマイクロ命令のアドレスを
アドレスレジスタ１００へ、また、次に実行すべきマイ
クロ命令を決めるためのテストの条件をテストマトリク
ス１０５へ送っておくことで、現マイクロ命令の実行と
並行して次に実行すべきマイクロ命令の準備も行なわれ
る。第２図において、２００〜４００はそれぞれマイク
ロ命令１語を意味し、２００（３００）でテスト分岐が
成立した場合２０２（３０２）へ、不成立の場合に２０
１（３０１）へ分岐し、２０２（３０２）から特定動作
を実行するマイクロ命令のェントリ４００へは無条件分
岐する。第２図で示すように、２００および３００でテ
スト分岐が成立した場合に、直ちに４００へ分岐し一連
のマイクロプログラム動作を実行させようとしても、テ
スト分岐が不成立の場合、それぞれ２０１，３０１（２
０１と３０１は異なるマイクロ命令）の処理が必要であ
るため、２０１，３０１と対になった２０２，３０２（
２０２と３０２は同一のマイクロ命令）の実行を経てか
らでないと４００へは分岐できない。
このようにして、従釆技術の２バンク制御方式では、テ
スト分岐が成立した場合に、直ちに特定アドレス（第２
図の４００１こ当る）より始まる一連のマイクロプログ
ラム動作を実行したい要求が多々ある場合（第２図の２
００，３０川こ当る）でも、テスト分岐成功時のマイク
ロ命令１語（第２図の２０２，３０２に当る）の実行を
経てからでないと特定アドレスへ分岐できないため、制
御記憶装置の容量増加を招いた。この発明の目的は制御
記憶装置の有効活用化をはかるデータ処理装置を提供す
ることにある。
スト分岐が成立した場合に、直ちに特定アドレス（第２
図の４００１こ当る）より始まる一連のマイクロプログ
ラム動作を実行したい要求が多々ある場合（第２図の２
００，３０川こ当る）でも、テスト分岐成功時のマイク
ロ命令１語（第２図の２０２，３０２に当る）の実行を
経てからでないと特定アドレスへ分岐できないため、制
御記憶装置の容量増加を招いた。この発明の目的は制御
記憶装置の有効活用化をはかるデータ処理装置を提供す
ることにある。
この発明は制御記憶装置を２バンク備えたマイクロプロ
グラム制御データ処理装置で現マイクロ命令のテスト結
果によっていずれか一方のバンクのマイクロ命令を選択
する方式において、分岐成立時（または不成立時）に限
り、直ちに特定アドレスから始まる一連のマイクロプロ
グラム動作の実行を行ないたい場合に、現マイクロ命令
に特殊指定を設け、分岐成立時（または不成立時）には
、次のマイクロ命令の実行を抑止し、特定アドレスに強
制分岐させることにより、分岐成立時に実行を予定され
ていたアドレスのマイクロ命令を他の用途に供すること
を可能とし、制御記憶装置の有効活用をはかる。特殊指
定機能を有する２バンク制御マイクロプログラム方式の
、制御記憶装置周辺のブロック図およびマイクロプログ
ラムフローをそれぞれ第３図、第４図に示す。
グラム制御データ処理装置で現マイクロ命令のテスト結
果によっていずれか一方のバンクのマイクロ命令を選択
する方式において、分岐成立時（または不成立時）に限
り、直ちに特定アドレスから始まる一連のマイクロプロ
グラム動作の実行を行ないたい場合に、現マイクロ命令
に特殊指定を設け、分岐成立時（または不成立時）には
、次のマイクロ命令の実行を抑止し、特定アドレスに強
制分岐させることにより、分岐成立時に実行を予定され
ていたアドレスのマイクロ命令を他の用途に供すること
を可能とし、制御記憶装置の有効活用をはかる。特殊指
定機能を有する２バンク制御マイクロプログラム方式の
、制御記憶装置周辺のブロック図およびマイクロプログ
ラムフローをそれぞれ第３図、第４図に示す。
第３図において、１００〜Ｉ０６の意味は第１図と全く
同じである。１０７はしジスタ１０４より送られるマイ
クロ命令の特殊指定信号と制御装置１０６より送られる
テスト分岐成立（または不成立）信号の論理積がとれる
とセレクタ１０３によってレジスタ１０４へ送られて次
に実行を予定されていたマイクロ命令の実行を抑止し、
特定のアドレスを生成しアドレスレジスター００へ送る
特殊指定機能用の制御装置である。
同じである。１０７はしジスタ１０４より送られるマイ
クロ命令の特殊指定信号と制御装置１０６より送られる
テスト分岐成立（または不成立）信号の論理積がとれる
とセレクタ１０３によってレジスタ１０４へ送られて次
に実行を予定されていたマイクロ命令の実行を抑止し、
特定のアドレスを生成しアドレスレジスター００へ送る
特殊指定機能用の制御装置である。
レジスタ１０４のマイクロ命令に特殊指定がないか、制
御装置１０６より送られるテスト分岐結果が不成立（ま
たは成立）であると、制御装置１０７は何の機能も果さ
ずマイクロ命令の実行は第１図で説明したと同じに行な
われる。第４図において、２００〜４００の意味は第２
図と全く同じである。ただし、２００，３００のマイク
ロ命令では特殊指定を行なっているため、第２図で説明
した２０２，３０２のマイクロ命令の実行が抑止され、
見かけ上、直ちに４００へ分岐し、２０２，３０２は他
の用途に供することができる。この発明により、第２図
、第４図で示されるように、特殊指定機能を設けること
で、２０２，３０２の他の用途への供給が可能となる。
一般に、テスト分岐成立時（または不成立時）に、直ち
に特定アドレスのマイクロ命令へ分岐させたいマイクロ
命令が増加すればするほど、特殊指定機能の効果がある
。
御装置１０６より送られるテスト分岐結果が不成立（ま
たは成立）であると、制御装置１０７は何の機能も果さ
ずマイクロ命令の実行は第１図で説明したと同じに行な
われる。第４図において、２００〜４００の意味は第２
図と全く同じである。ただし、２００，３００のマイク
ロ命令では特殊指定を行なっているため、第２図で説明
した２０２，３０２のマイクロ命令の実行が抑止され、
見かけ上、直ちに４００へ分岐し、２０２，３０２は他
の用途に供することができる。この発明により、第２図
、第４図で示されるように、特殊指定機能を設けること
で、２０２，３０２の他の用途への供給が可能となる。
一般に、テスト分岐成立時（または不成立時）に、直ち
に特定アドレスのマイクロ命令へ分岐させたいマイクロ
命令が増加すればするほど、特殊指定機能の効果がある
。
第１図は２バンク制御記憶装置周辺ブロック図、第２図
は２バンク制御マイクロプログラムフロー、第３図は本
発明の一実施例を示すブロック図、第４図は本発明を実
施した際の２バンク制御マイクロプログラムフローであ
る。 １００：アドレスレジスタ、１０１，１０２：制御記憶
装置、１０３：セレクタ、１０４三マイクロ命令レジス
タ、１０５：テストマトリクス、１０６：セレクタ制御
装置、１０７：特殊指定機能制御装置。 矛丁図 才２図 芥３図 矛４図
は２バンク制御マイクロプログラムフロー、第３図は本
発明の一実施例を示すブロック図、第４図は本発明を実
施した際の２バンク制御マイクロプログラムフローであ
る。 １００：アドレスレジスタ、１０１，１０２：制御記憶
装置、１０３：セレクタ、１０４三マイクロ命令レジス
タ、１０５：テストマトリクス、１０６：セレクタ制御
装置、１０７：特殊指定機能制御装置。 矛丁図 才２図 芥３図 矛４図
Claims (1)
- １ マイクロプログラムを格納しておく制御記憶装置を
２バンク用意し、次のマイクロ命令として２つのアドレ
スに対して同時に読出しを行ない、現マイクロ命令の動
作結果によっていずれか一方のマイクロ命令を選択する
方式において、分岐成立後（または不成立後）に限り、
特定アドレスから始まる一連のマイクロプログラム動作
を行なわせる必要がある場合に、現マイクロ命令に特殊
指定を設け、分岐成立時（または不成立時）には、既に
読出されている次のマイクロ命令の実行を抑止し、特定
アドレスに強制分岐させることを特徴とするデータ処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50070789A JPS607295B2 (ja) | 1975-06-13 | 1975-06-13 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50070789A JPS607295B2 (ja) | 1975-06-13 | 1975-06-13 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51147145A JPS51147145A (en) | 1976-12-17 |
| JPS607295B2 true JPS607295B2 (ja) | 1985-02-23 |
Family
ID=13441637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50070789A Expired JPS607295B2 (ja) | 1975-06-13 | 1975-06-13 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607295B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135945A (en) * | 1979-04-11 | 1980-10-23 | Hitachi Ltd | Control memory unit |
| JP3273582B2 (ja) | 1994-05-13 | 2002-04-08 | キヤノン株式会社 | 記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49103548A (ja) * | 1973-02-05 | 1974-10-01 | ||
| JPS5250110B2 (ja) * | 1973-05-11 | 1977-12-22 |
-
1975
- 1975-06-13 JP JP50070789A patent/JPS607295B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51147145A (en) | 1976-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58151655A (ja) | 情報処理装置 | |
| KR930008604A (ko) | 마이크로프로세서 및 그의 제어 방법 | |
| JPS607295B2 (ja) | デ−タ処理装置 | |
| JPH031231A (ja) | マイクロプログラム制御装置 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JPS62501940A (ja) | マイクロプログラム・コントロ−ラの改良 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPS59173876A (ja) | ベクトル・デ−タ処理装置 | |
| JPS62245439A (ja) | シンボリツク処理システムおよび方法 | |
| JPH0424731B2 (ja) | ||
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPS6229813B2 (ja) | ||
| JP2883489B2 (ja) | 命令処理装置 | |
| JPS61143850A (ja) | 処理装置 | |
| JPS59218557A (ja) | マイクロプログラム制御によるデ−タ処理装置 | |
| JPS59223846A (ja) | 演算処理装置 | |
| JPH01134625A (ja) | マイクロプログラム制御装置 | |
| JPS58151651A (ja) | デ−タ処理装置 | |
| JPS62168247A (ja) | メモリバンク切り替え方式 | |
| JPS6146531A (ja) | マイクロプロセツサ | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS58134337A (ja) | マイクロプログラム制御装置 | |
| JPS62100835A (ja) | 演算処理装置 |