JPS59220848A - 診断制御方式 - Google Patents

診断制御方式

Info

Publication number
JPS59220848A
JPS59220848A JP58095301A JP9530183A JPS59220848A JP S59220848 A JPS59220848 A JP S59220848A JP 58095301 A JP58095301 A JP 58095301A JP 9530183 A JP9530183 A JP 9530183A JP S59220848 A JPS59220848 A JP S59220848A
Authority
JP
Japan
Prior art keywords
interrupt
diagnostic
signal
control
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58095301A
Other languages
English (en)
Other versions
JPS6314384B2 (ja
Inventor
Noboru Osada
昇 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58095301A priority Critical patent/JPS59220848A/ja
Publication of JPS59220848A publication Critical patent/JPS59220848A/ja
Publication of JPS6314384B2 publication Critical patent/JPS6314384B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデータ処理装置において複数のデバイスがデバ
イス制御手段に対して接続されているときにおいて上記
デバイスの特定のものを診断する場合、上位装置に対し
て割込み処理が可能なタイミングにのみ割込み信号を出
力することにより。
上位装置におけるデータ処理効率を向上するようにした
診断制御方式に関する。
〔従来技術と問題点〕
例えば大容量記憶装置(Mass Storage S
ystem。
Cartridge Library System 
)  では、第1図に示す如く、上位制御装置(Sta
ging Desk Controller。
Cartridge Library Control
ler ) 1にデバイス制御装置(Data Rec
ording Controller) 2を経由して
複数のデバイx (Data Recording D
evice) 3−0 、3−1・・・・・・が接続さ
れている。
いまデバイスの1つ9例えばデバイス6−0に異常が生
じてこれを診断する必要があるとき、保守員はCEテス
タ4から診断すべきデバイス3−0のデバイス番号と診
断起動指示信号を入力し。
また診断対象デノ(イス′5−0の診断スイッチ8Wを
オンにする。このCEテスタ475\らの診断起動指示
信号入力に工9.デノくイス制御装rL2は上位制御装
置1に対して診断割込要求を出力し、これに応じて上位
制御装[1はフロッピィディスク5より診断用のプログ
ラムを読出してこれを自己のメモリ中に格納する。また
そのときのオペレータの指示によりホストCPU6はそ
のデノ(イス6−〇をオフライン状態にする。
そしてCPU6は第2図に示す如く、t1〜t2+t3
〜t41  ts〜ノヨウにO8の下にデータ処理を行
うとき、オフラインにおるデノくイス3−0以外のもの
に対しては通常の制御を行う75+、l、〜t3.in
〜taのように、O8の管理の下にない期間に、上記診
断プログラムによりデノくイス6−0に対し所定の診断
を行い、その障害状態の診断力;行われることになる。
このようなイン・ライン゛方式の診断は、システムをス
トップすることなく診断対象デノくイスを診断できるの
で、システムをストップして診断を行う場合に比較して
、O8の走行期間以外の時間を利用するため診断に時間
がかかるものの、実行されている。
ところで、この従来のイン・ライン診断方式では9診断
スイッチがオンのとき通常のタグすなわち通常の命令を
受けなくなるので2割込み要求信号にもとづきCPU6
がどの装置が割込みを上げているのかみに行きこの割込
み要求イぎ号を落とそうとしてもデバイスを捉えること
ができず1割込みが上ったままなのでO8の走行時には
割込み要求に対する煩雑な割込み処理が′くり返される
ととになjl)、CPIJ6の負担が犬となるという欠
点が存在する。
〔発明の目的〕
本発明ではこのような問題点を改善するために。
O8のジョブの走行下では診断に対する割込み要求を行
わずにO8のジョブの途切れているときに割込み要求を
出力するようにした診断制御方式を”提供するものであ
る。
〔発明の構成〕
この目的を達成するために9本発明の診断制御方式では
、デバイス制御装置と、該デバイス制御装置に対して複
数台接続可能な磁気デバイス装置と9診断プログラムに
より制御される上位制御装置を備え、上記磁気デバイス
の1つを診断するようにした診断制御方式において、信
号を解読するデコード手段と2割込み信号発生手段と2
割込み動作禁止手段と、磁気デバイスが診断中でおるこ
とを示す診断スイッチを設け、この診断スイッチが診断
実行中表示を行っているとき上記割込み動作禁止手段に
より上記割込み信号発生手段の出力をオフにして割込み
動作を阻止するとともに、上記デコード手段が信号を解
読して診゛断動作実行状態にあると判断したとき上記割
込み動作禁止手段を制御して割込み動作を行うようにし
たことを特徴とする。
〔発明の実施例〕
本発明の一実施例を第6図にもとづき、他図を参照して
説明する。
第3図において、10は診断制御回路、11はオーダ・
デコード回路、12はタグφノクス、13は診断用スイ
ッチ、14はアンド・ゲート、15は割込み制御回路、
16はパス争ラインである。
診断制御回路10は、第2図におけるt2〜j3+t4
〜t5に示す如く、O8の走行状態が途切れて診断実行
可能であることを示すオーダ・デコード回路11よりの
出力が伝達され、しかも診断用スイッチ13がオンされ
たとき、アンド・ゲート14をオン状態に制御するもの
である。
オーダ・デコード回路11は上位制御装置1が診断用プ
ログラム取込み後で、上記O8の走行状態の途切れてい
る期間に上位制御装置より発行される特別な命令、イネ
ーブル・インターラット信号であるダイアグ命令DIA
GをM読して9診断実行可能状態を指示するものである
診断用スイッチ13は、第1図のSWに示す如く、各デ
バイス毎に設けられているものであって。
診°゛断を行う場合にオペレータが制御する゛スイッチ
であり5例えばデバイス6−0を診断するとき。
それに接続される診断スイッチをオンにする。
割込み制御回路15は上位装置に対して出力する割込み
要求信号を送出するものである。
そしてこの第3図に示す回路は、第1図における各デバ
イス5−0.3−1・・・・・・に設けちれている。
いま、あるデバイスを診断するとき、その診断対象デバ
イスの診断用スイッチ13をオンにし。
CDテスタ4から診断起動指示信号を入力する。
これにより上位制御装置1はフロッピィディスク5から
診断用のプログラムを読出してメモリ内に格納する。ま
た割込み制御回路15から割込み要求信号が出力される
、ところで、第2図に示す如く、O8が走行している時
間t1〜t2.  is〜t4.t、〜ではオーダ・デ
コード回路11が「0」を出力しているため1診断制御
回路10も「0」を出力し、かくしてアンド・ゲート1
4もオフ状態にちるため、上記割込み制御回路15から
出力された割込み要求信号はO8走行期間はアンド・ゲ
ート14によシオフにされ。
したがって上位制御装置1及びCPU6等に送出される
ことはない。
しかし時間t2〜ts、  t4〜t5のように、O8
が途切れた状態になると、上位制御装置1から診断用の
特別な命令であるグイアゲ命令DIAGが出力される。
このダイアグ命令DIAGはタグ・バス12を経由して
オーダ・デコード回路11に伝達されたとき、オーダ・
デコ・−ド回路11はこれを解読して「1」を出力する
。このとき診断用スイッチ13もオンになっているので
、今度′は診断制御回路10から「1」が出力され、ア
ンド−ゲート14がオンになり割込み禁止状態が解除さ
れるので。
その結果9割込み制御回路15から出力された割込み要
求信号がアンド・ゲート14から出力され。
バス・ライン16にバスインされる。そしてこのパスイ
ンされた割込み要求信号が上位制御装置1に送出される
これにより上位制御装置1はこの割込み要求信゛号に対
する割込み処理を行い、上位制御装置1は断続的に診断
対象のデバイスに対する診断を行うことができる。
このようにしてO′Sの途切れている期間を特別な命令
で検出し、このO8の途切れ期間に割込み要求信号が上
るのでCPU6B診断処理の影響を全く7受けることが
ない。
なお上記説明では、大容量記憶装置の例について説明し
たが、勿論本発明はこれのみに限定されるものではなく
、磁気ディスク装置等にも使用できる。この磁気ディス
ク装置の場合は、上位制御装置は磁気ディスク制御装置
に対応し、デバイス制御装置はアダプタに対応するもの
となる。
〔発明の効果〕
本発明によれば、O8の途切れているイン−ライン方式
の診断可能な期間のみに診断要求にもとづく割込み要求
信号を送出することかできるので。
O8の送行中にはこの割込み要求信号を出力禁止状態と
なし、したがってCPUの割込み要求処理制御を軽くす
ることができる。
【図面の簡単な説明】
第1図はデータ処理システムの概略図、第2図はそのO
8の走行状態説明図、第6図は本発明の一実施例構成図
である。 図中、10は診断制御回路、11はオーダ・デコード回
路、12はタグ・バス、16は診断用スイッチ、14は
アンド・ゲート、15は割込み制御回路、16はバス・
ラインである。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮

Claims (1)

  1. 【特許請求の範囲】 デバイス制御装置と、該デバイス制御装置に対して複数
    台接続可能な磁気デバイス装置と1診断プログラムによ
    り制御される上位制御装置を備え。 上記磁気デバイスの1つを診断するようにした診断制御
    方式において、信号を解読するデコード手段と9割込み
    信号発生手段と2割込み動作禁止手段と、磁気デバイス
    が診断中であることを示す診断スイッチを設け、この診
    断スイッチが診断実行中表示を行っているとき上記割込
    み動作禁止手段により上記割込み信号発生手段の出力を
    オフにして割込み動作を阻止するとともに、上記デコー
    ド手段が信号を解読して診断動作実行状態Klると判断
    したとき上記割込み動作禁止手段を制御して割込み動作
    を行うようにしたことを特徴とする診断制御方式。
JP58095301A 1983-05-30 1983-05-30 診断制御方式 Granted JPS59220848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58095301A JPS59220848A (ja) 1983-05-30 1983-05-30 診断制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58095301A JPS59220848A (ja) 1983-05-30 1983-05-30 診断制御方式

Publications (2)

Publication Number Publication Date
JPS59220848A true JPS59220848A (ja) 1984-12-12
JPS6314384B2 JPS6314384B2 (ja) 1988-03-30

Family

ID=14133946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58095301A Granted JPS59220848A (ja) 1983-05-30 1983-05-30 診断制御方式

Country Status (1)

Country Link
JP (1) JPS59220848A (ja)

Also Published As

Publication number Publication date
JPS6314384B2 (ja) 1988-03-30

Similar Documents

Publication Publication Date Title
JPS6112298B2 (ja)
JPS5868163A (ja) システム障害検出方式
JPS63279318A (ja) 磁気ディスク装置
JPS6314384B2 (ja)
JPS6095663A (ja) 2重化磁気デイスク装置の自動切換装置
JPH0375939A (ja) 情報処理システム
JPS632922Y2 (ja)
JPS62107354A (ja) マイクロプログラム制御装置
JPS61251940A (ja) 障害時デ−タ収集方式
JPS59229658A (ja) 情報処理装置
JPS59106060A (ja) デ−タロギング方式
JPH0619733B2 (ja) トレーサ装置
JPH0822441A (ja) 情報処理装置およびその通信エラー検出方法
JPH01163824A (ja) 磁気ディスク制御装置
JPS6074062A (ja) 入出力装置診断方式
JPH05113909A (ja) 情報処理装置の障害通報方式
JPH05108272A (ja) フアイルコントローラ装置
JPS6146540A (ja) 入出力処理装置
JPS58144930A (ja) バス監視方式
JPH08227386A (ja) 周辺装置
JPH02196316A (ja) 共通バス接続装置
JPH0279135A (ja) プログラム走行監視方式
JPH03265051A (ja) 記憶装置
JPH0750451B2 (ja) 情報処理装置
JPS58140827A (ja) 入出力制御装置