JPS59228751A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS59228751A JPS59228751A JP58103262A JP10326283A JPS59228751A JP S59228751 A JPS59228751 A JP S59228751A JP 58103262 A JP58103262 A JP 58103262A JP 10326283 A JP10326283 A JP 10326283A JP S59228751 A JPS59228751 A JP S59228751A
- Authority
- JP
- Japan
- Prior art keywords
- input
- layer
- integrated circuit
- circuit
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、外部入力ハンドから入る静也気全カントする
入力保護回路′＋ＣＭする千８メ体集債回路に関する。
入力保護回路′＋ＣＭする千８メ体集債回路に関する。
従来の入力保護回路゛ｒ用いた半導体集積回路を第１図
、第２図を用いて説明する。
、第２図を用いて説明する。
一般に、半導体集積回路は、外部人カバンドア１−ら入
る大きな静磁気ＶＣ、Ｃり破壊されるように第１図の如
く実際に外部からの信号を処理する集積回路領域２と入
力Ｖｉｎ が入る外部人力バンドとのｆＭＪ Ｋ入力
保護回路工が設けられている。第１図の 。
る大きな静磁気ＶＣ、Ｃり破壊されるように第１図の如
く実際に外部からの信号を処理する集積回路領域２と入
力Ｖｉｎ が入る外部人力バンドとのｆＭＪ Ｋ入力
保護回路工が設けられている。第１図の 。
実施例の場合、入力保護回路を介することに文って、信
号処理集積回路領域２のゲート電圧ＶＧに大きな砲圧が
印加されてないようになっている。
号処理集積回路領域２のゲート電圧ＶＧに大きな砲圧が
印加されてないようになっている。
例えば、従来用いられている入力保護回路は、第２図の
ようなものでめる。拡散抵抗６及びＺを直列に結び、フ
ラングダイオード８を設けである。
ようなものでめる。拡散抵抗６及びＺを直列に結び、フ
ラングダイオード８を設けである。
拡散抵抗６及び７は基板との間に実効的なりランプダイ
オード６′及び７′を形成する。このような第２図に示
しだ入力保護回路は、原理的にダイオードの整流作用と
逆方向ブレイクダウン車圧を利用しているために、信号
処理集積回路領域２の入力端子がりる程度静電耐圧に幻
して強い場合は有効でめった。例えば、ＭＯ８型集槓回
路のゲート入力保護回路の場合、ケート敗化模厚が５０
０Ａ以上と厚く、Ｗ￥耐圧がＳＯＶ以上と大１きな場合
は有効であった。しかし、最近、集積回路の高集積化に
ともない、ゲートｉ化膜の薄膜化、接合耐圧の低取圧化
が進みつつある。
オード６′及び７′を形成する。このような第２図に示
しだ入力保護回路は、原理的にダイオードの整流作用と
逆方向ブレイクダウン車圧を利用しているために、信号
処理集積回路領域２の入力端子がりる程度静電耐圧に幻
して強い場合は有効でめった。例えば、ＭＯ８型集槓回
路のゲート入力保護回路の場合、ケート敗化模厚が５０
０Ａ以上と厚く、Ｗ￥耐圧がＳＯＶ以上と大１きな場合
は有効であった。しかし、最近、集積回路の高集積化に
ともない、ゲートｉ化膜の薄膜化、接合耐圧の低取圧化
が進みつつある。
即ち、信号処理集積回路の静屯耐圧の低峨圧化が進んで
いるために、従来の入力保護回路では光分に信号処理集
積回路を保護できず、靜諷耐圧による集積回路の破壊が
時々生ずるようＫなってきている。
いるために、従来の入力保護回路では光分に信号処理集
積回路を保護できず、靜諷耐圧による集積回路の破壊が
時々生ずるようＫなってきている。
本発明は、上記のような従来の集積回路の欠点を克服す
るためにな式れたものであり、新規な入力保護（ロ）路
を用いることにより静屯側圧尺対して強い半導体集積回
路を与えるものである。
るためにな式れたものであり、新規な入力保護（ロ）路
を用いることにより静屯側圧尺対して強い半導体集積回
路を与えるものである。
本発明の半導体集積回路を第６，７粘４．第５図を用い
て説明する。
て説明する。
第５図は、本発明の半導体集積回路に用いられる人力保
護回路部分の半導体領域の断面図である。
護回路部分の半導体領域の断面図である。
外部信号は、へカッ・ンドから入力保護回路の入力端子
１６拡散狽域１１ｆｒ：介して出力端子１４へ伝わり、
信号処理集積回路部分へ伝わる。第６図に示した人力保
護回路について説明する。例とじて１４型の半導体基板
の場合につい１説明する。Ｎ型半導体基板１０の甲にＰ
型の拡散）曽１１を設け、Ｐ型拡散層１１の中にＮ型拡
散層口を設ける。人力保護回路の入力・出力端子はＮ型
拡散層１２０両側に各々オーム接触できるようなＰ型拡
散増１５．１４により設けられている。Ｎ型拡散層１２
の電位は、一般的には半導体基板１０と同電位になって
いる。拡散層１５は半導体基板１０の電極である。
１６拡散狽域１１ｆｒ：介して出力端子１４へ伝わり、
信号処理集積回路部分へ伝わる。第６図に示した人力保
護回路について説明する。例とじて１４型の半導体基板
の場合につい１説明する。Ｎ型半導体基板１０の甲にＰ
型の拡散）曽１１を設け、Ｐ型拡散層１１の中にＮ型拡
散層口を設ける。人力保護回路の入力・出力端子はＮ型
拡散層１２０両側に各々オーム接触できるようなＰ型拡
散増１５．１４により設けられている。Ｎ型拡散層１２
の電位は、一般的には半導体基板１０と同電位になって
いる。拡散層１５は半導体基板１０の電極である。
本発明の人力保護回路の原理を説明する。
まず、入力電圧ＶｉＮ が小さな値の場合、信号は拡
散層１１を介して出力端子１４に伝わる。入力重圧Ｖｉ
Ｎ が大きくなると、Ｐ型拡散層１１に半導体基板１
０内かＮ型半鳩体基板口との間に大きな逆バイアスか加
わり空乏層が第６図破線のように広がる。その結果、入
力端子１６と出力端子１４０間の拡散層１１のインピー
ダンスは大きくなり出力端子１４に伝わる電圧は飽和し
てしまう。
散層１１を介して出力端子１４に伝わる。入力重圧Ｖｉ
Ｎ が大きくなると、Ｐ型拡散層１１に半導体基板１
０内かＮ型半鳩体基板口との間に大きな逆バイアスか加
わり空乏層が第６図破線のように広がる。その結果、入
力端子１６と出力端子１４０間の拡散層１１のインピー
ダンスは大きくなり出力端子１４に伝わる電圧は飽和し
てしまう。
第４図は、第６図の人力保護回路の入力電圧に対する出
力磁圧を描い／Ｃグラフである。紀４図に示した如く、
入力重圧ＶｉＮ がｖｏｔて１つても、入力保護回路
の出力磁圧ＶＯｕｔはＶｍａｙ以上にならない。即ち、
入力１呆護回路の最犬山力嘔圧Ｖｍａｙを、その後に接
続する信号処理集積回路の静電耐圧工υ小ざな蝕に制御
ずｈは、入力保護回路の静菟耐圧まで破渥しない集積回
路か得られる。入力保護回路の最大出力屯圧Ｖｍａｙは
、次のバラメーメによって制御できる。
力磁圧を描い／Ｃグラフである。紀４図に示した如く、
入力重圧ＶｉＮ がｖｏｔて１つても、入力保護回路
の出力磁圧ＶＯｕｔはＶｍａｙ以上にならない。即ち、
入力１呆護回路の最犬山力嘔圧Ｖｍａｙを、その後に接
続する信号処理集積回路の静電耐圧工υ小ざな蝕に制御
ずｈは、入力保護回路の静菟耐圧まで破渥しない集積回
路か得られる。入力保護回路の最大出力屯圧Ｖｍａｙは
、次のバラメーメによって制御できる。
■ 拡散ノ臼１１の深さ
くわ 拡散層１１の濃度
■ 拡散層１２の深さ
■ 拡散層１２の濃度
■ 拡散層１２の形状
■ 入力保護回路以後のインピーダンス。
例えば、Ｖｍａｙ ｆ小さくしようとすれば、拡散ｊ曽
１２をｊ朶くし、拡散層１１を浅くすればよい。
１２をｊ朶くし、拡散層１１を浅くすればよい。
また、入力保護回路以後のインピーダンスを小さくすれ
ばＶｍａｙは小さくできる。Ｖ瓦ａｙを５Ｖに制御ずｎ
ば、１００Ａの薄い改化・英を用いたＭＯ８集積回路も
保護できる。
ばＶｍａｙは小さくできる。Ｖ瓦ａｙを５Ｖに制御ずｎ
ば、１００Ａの薄い改化・英を用いたＭＯ８集積回路も
保護できる。
本発明の具体的な実施例を第５図に示す。、実際の信号
処理集積回路領域２６と、第３図に示した入力保護回路
２１と、入力保護回路２１を保護する保護回路２０を山
列に接続ブる。入力保護回路を保護する保護回路２０は
従来使用されている第２図のような保護回路でよい、。
処理集積回路領域２６と、第３図に示した入力保護回路
２１と、入力保護回路２１を保護する保護回路２０を山
列に接続ブる。入力保護回路を保護する保護回路２０は
従来使用されている第２図のような保護回路でよい、。
また、入力保設奮必要とする信号処理集積回路２６の入
力端子と基板（他の電極でもよい）との間に抵抗２２を
挿入することにより出力インピーダンスを下げれば、タ
１部入力端子に大きな重圧が印加されても屯流工は第５
図のように抵抗を介して流れるため、信号処理集積回路
２６は大きな静電気から守られている。
力端子と基板（他の電極でもよい）との間に抵抗２２を
挿入することにより出力インピーダンスを下げれば、タ
１部入力端子に大きな重圧が印加されても屯流工は第５
図のように抵抗を介して流れるため、信号処理集積回路
２６は大きな静電気から守られている。
本発明において、新規に提案した図６の１呆内回路の一
部は、逆導電型の構造でもＮ６の保護作用があることは
言う壕でもない。
部は、逆導電型の構造でもＮ６の保護作用があることは
言う壕でもない。
以上、今までの説明から明らかなように、外部信号入力
ハンドと入力保護の必要な信号処理集積回路との囲に従
来の保護回路の他に９４なる拡散層で挾まれた抵抗を介
することにより、従来の珠護−回路では不可能でめった
非常に弱い集積回路（例えばゲート暖化ｋＪ？−が２０
０ス以下のＭＯ８集積回路、ＰＮ 接合を用いた集積
回路６ｔＣ）の床穫が可能になった。従って、本発明の
保護Ｎ路全ＦＩＪいめことにより、高集積度が集積回路
が実現でき
ハンドと入力保護の必要な信号処理集積回路との囲に従
来の保護回路の他に９４なる拡散層で挾まれた抵抗を介
することにより、従来の珠護−回路では不可能でめった
非常に弱い集積回路（例えばゲート暖化ｋＪ？−が２０
０ス以下のＭＯ８集積回路、ＰＮ 接合を用いた集積
回路６ｔＣ）の床穫が可能になった。従って、本発明の
保護Ｎ路全ＦＩＪいめことにより、高集積度が集積回路
が実現でき
第１図は床繊回路−と設けた集積回路図、第２図は従来
の保−（回路図、第６図は本発明の保護回路に用いる電
圧すミンタ素子の内１面１乞、第４図は第５図の磁圧リ
ミッタ糸十の重圧リミンタ特注図、第５図は本発明の集
積回路の笑施例の回路図である。 １・・・・・・保護回路、 ２・・・・・・信号処理集積回路頭載、６．４・・・・
・・ＭＯＳトランジスタ、６．７・・・・・・抵抗、
６’ ７’ ８ ・・・ターイオード、１０・
・・・・・基板、 １１・・・・・・Ｐ−Ｗｅｌ
１１２．１５・・・・・・Ｎ 拡散層４１．５．１４・
・・Ｐ 拡散層、１６．１７ ・・・空乏層、 ２０・・・・・・従来の保護回路、２２・、・・・・Ｍ
（抗。 以 上 出願人 株式会社 第二精玉舎 代理人 弁理士 最 −ヒ 務 第１図 第２図 第・１図 第５図
の保−（回路図、第６図は本発明の保護回路に用いる電
圧すミンタ素子の内１面１乞、第４図は第５図の磁圧リ
ミッタ糸十の重圧リミンタ特注図、第５図は本発明の集
積回路の笑施例の回路図である。 １・・・・・・保護回路、 ２・・・・・・信号処理集積回路頭載、６．４・・・・
・・ＭＯＳトランジスタ、６．７・・・・・・抵抗、
６’ ７’ ８ ・・・ターイオード、１０・
・・・・・基板、 １１・・・・・・Ｐ−Ｗｅｌ
１１２．１５・・・・・・Ｎ 拡散層４１．５．１４・
・・Ｐ 拡散層、１６．１７ ・・・空乏層、 ２０・・・・・・従来の保護回路、２２・、・・・・Ｍ
（抗。 以 上 出願人 株式会社 第二精玉舎 代理人 弁理士 最 −ヒ 務 第１図 第２図 第・１図 第５図
Claims (1)
- 第１導電型の半導体基板と、前記半導体基板内に設けら
れる第１導電型と道導覗型の第１の拡散層と、前記拡散
層内に設けた入出力端子と、前記第１の拡散層内に設け
られ又前記入力端子と前記出力端子間に流オＬる屯流を
リミットする第２の１広敷層とから構成烙れる入力保護
回路を外部信号人力バンドの次段回路に接続したことを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103262A JPS59228751A (ja) | 1983-06-09 | 1983-06-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103262A JPS59228751A (ja) | 1983-06-09 | 1983-06-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59228751A true JPS59228751A (ja) | 1984-12-22 |
Family
ID=14349519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103262A Pending JPS59228751A (ja) | 1983-06-09 | 1983-06-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5181092A (en) * | 1990-03-22 | 1993-01-19 | Kabushiki Kaisha Toshiba | Input protection resistor used in input protection circuit |
| US5925922A (en) * | 1991-09-30 | 1999-07-20 | Texas Instruments Incorporated | Depletion controlled isolation stage |
-
1983
- 1983-06-09 JP JP58103262A patent/JPS59228751A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5181092A (en) * | 1990-03-22 | 1993-01-19 | Kabushiki Kaisha Toshiba | Input protection resistor used in input protection circuit |
| US5925922A (en) * | 1991-09-30 | 1999-07-20 | Texas Instruments Incorporated | Depletion controlled isolation stage |
| US5977596A (en) * | 1991-09-30 | 1999-11-02 | Texas Instruments Incorporated | Depletion controlled isolation stage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795565B2 (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| JPS59228751A (ja) | 半導体集積回路 | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| JPH02238668A (ja) | 半導体装置 | |
| JPS6042630B2 (ja) | 半導体装置 | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| JPH07147384A (ja) | 半導体装置 | |
| JPS61263276A (ja) | 半導体装置 | |
| JP3064364B2 (ja) | 半導体集積回路 | |
| JP3387622B2 (ja) | 半導体装置の保護回路 | |
| JPS61274343A (ja) | 半導体装置 | |
| JP3493713B2 (ja) | 半導体装置 | |
| JPS60120569A (ja) | 入力回路 | |
| JPS62122164A (ja) | 入力保護回路 | |
| JPH04105357A (ja) | 半導体集積回路 | |
| JPS6146987B2 (ja) | ||
| JPH09181336A (ja) | 半導体装置 | |
| JPS63202068A (ja) | 人力保護回路 | |
| JPH0468575A (ja) | 半導体集積回路の静電破壊保護素子 | |
| JPH0242759A (ja) | 半導体入力保護回路 | |
| JPS57111065A (en) | Mos field effect type semiconductor circuit device | |
| JPH0666429B2 (ja) | Ｉｃの入力保護回路 | |
| JPS63104368A (ja) | 半導体装置 | |
| JPS62183159A (ja) | 半導体装置 |