JPH0120430B2 - - Google Patents
Info
- Publication number
- JPH0120430B2 JPH0120430B2 JP58105596A JP10559683A JPH0120430B2 JP H0120430 B2 JPH0120430 B2 JP H0120430B2 JP 58105596 A JP58105596 A JP 58105596A JP 10559683 A JP10559683 A JP 10559683A JP H0120430 B2 JPH0120430 B2 JP H0120430B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- read
- display
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は画像メモリとして書込み専用メモリプ
レーンと読出し専用メモリプレーンとを具えたデ
ータ処理装置で、メモリプレーンの個数を減少し
効率よく所定の表示画面を作成することのできる
画像メモリ制御方式に関するものである。
レーンと読出し専用メモリプレーンとを具えたデ
ータ処理装置で、メモリプレーンの個数を減少し
効率よく所定の表示画面を作成することのできる
画像メモリ制御方式に関するものである。
(2) 従来技術と問題点
従来、画像メモリに画像や文字を高速に書込む
ためにはアクセスタイムの短いメモリを使用す
る、書込み専用メモリ、読出し専用メモリを用
いて書込み可能時間を多くすることにより高速化
することが考えられる。
ためにはアクセスタイムの短いメモリを使用す
る、書込み専用メモリ、読出し専用メモリを用
いて書込み可能時間を多くすることにより高速化
することが考えられる。
しかし、これら両方とも価格と形状の増大を招
く欠点がある。
く欠点がある。
第１図は従来のの方式の書込み、読出し専用
メモリプレーンをもつ装置における画像メモリの
アクセスの方法である。
メモリプレーンをもつ装置における画像メモリの
アクセスの方法である。
同図において、１はベクトルジエネレータなど
から書込むための書込みアドレス計算回路、２は
表示用アドレス計算回路、３は書込み専用メモリ
プレーンから読出し専用メモリプレーンへ書込み
を行なうための転送アドレス計算回路、４ａ〜４
ｎは各書込み専用メモリプレーン、５ａ〜５ｎは
４ａ〜４ｎに対応した読出し専用メモリプレー
ン、６ａは書込み用アドレスと転送アドレスを切
替えるマルチプレクサ、６ｂは表示用アドレスと
転送アドレスを切替えるマルチプレクサである。
７はマルチプレクサを制御するタイミング制御回
路、さらに８は優先表示や重畳表示を実現させる
ための表示制御回路である。それぞれの図形情報
は制御情報により書込むべきメモリが書込み専用
メモリプレーン４ａ〜４ｎの中から選択され、ア
ドレス計算回路１で計算されたアドレスがマルチ
プレクサ６ａを経由して与えられ、書込み専用メ
モリプレーン４ａ〜４ｎに書込まれる。書込み専
用メモリプレーン４ａ〜４ｎが上記のことを行な
つている間に、読出し専用メモリプレーン５ａ〜
５ｎは表示用アドレス計算回路２によつて計算さ
れたアドレスがマルチプレクサ６ｂを経由して与
えられ、データの表示を行なつている。
から書込むための書込みアドレス計算回路、２は
表示用アドレス計算回路、３は書込み専用メモリ
プレーンから読出し専用メモリプレーンへ書込み
を行なうための転送アドレス計算回路、４ａ〜４
ｎは各書込み専用メモリプレーン、５ａ〜５ｎは
４ａ〜４ｎに対応した読出し専用メモリプレー
ン、６ａは書込み用アドレスと転送アドレスを切
替えるマルチプレクサ、６ｂは表示用アドレスと
転送アドレスを切替えるマルチプレクサである。
７はマルチプレクサを制御するタイミング制御回
路、さらに８は優先表示や重畳表示を実現させる
ための表示制御回路である。それぞれの図形情報
は制御情報により書込むべきメモリが書込み専用
メモリプレーン４ａ〜４ｎの中から選択され、ア
ドレス計算回路１で計算されたアドレスがマルチ
プレクサ６ａを経由して与えられ、書込み専用メ
モリプレーン４ａ〜４ｎに書込まれる。書込み専
用メモリプレーン４ａ〜４ｎが上記のことを行な
つている間に、読出し専用メモリプレーン５ａ〜
５ｎは表示用アドレス計算回路２によつて計算さ
れたアドレスがマルチプレクサ６ｂを経由して与
えられ、データの表示を行なつている。
これらの書込みと表示は独立に行なわれてい
る。表示をしない水平および垂直フライバツクの
時間に、書込み専用プレーン４ａ〜４ｎへの書込
みを一旦中断し、マルチプレクサ６ａ，６ｂを切
替えて転送アドレスを用いてそれぞれの書込み専
用メモリプレーン４ａ〜４ｎから対応する読出し
専用メモリプレーン５ａ〜５ｎへデータを転送す
る。読出し専用メモリプレーン５ａ〜５ｎから出
力されたデータD1，D2，…，Doは表示制御回路
８に入力され、優先表示や重畳表示の制御に応じ
て変換されてブラウン管等の表示部に送られる。
る。表示をしない水平および垂直フライバツクの
時間に、書込み専用プレーン４ａ〜４ｎへの書込
みを一旦中断し、マルチプレクサ６ａ，６ｂを切
替えて転送アドレスを用いてそれぞれの書込み専
用メモリプレーン４ａ〜４ｎから対応する読出し
専用メモリプレーン５ａ〜５ｎへデータを転送す
る。読出し専用メモリプレーン５ａ〜５ｎから出
力されたデータD1，D2，…，Doは表示制御回路
８に入力され、優先表示や重畳表示の制御に応じ
て変換されてブラウン管等の表示部に送られる。
この方式では書込み専用メモリプレーンと読出
し専用メモリプレーンが設計意図にもよるがそれ
ぞれ各色、文字、画像など別に必要となるので価
格的にも形状的にも非常に大きなものとなる。
し専用メモリプレーンが設計意図にもよるがそれ
ぞれ各色、文字、画像など別に必要となるので価
格的にも形状的にも非常に大きなものとなる。
(3) 発明の目的
本発明の目的は画像メモリとして書込み専用メ
モリプレーンと読出し専用メモリプレーンとを具
えた装置で、メモリプレーンの個数を減少しかつ
図形の優先表示の機能をもたせて高速表示できる
画像メモリ制御方式を提供することである。
モリプレーンと読出し専用メモリプレーンとを具
えた装置で、メモリプレーンの個数を減少しかつ
図形の優先表示の機能をもたせて高速表示できる
画像メモリ制御方式を提供することである。
(4) 発明の構成
前記目的を達成するため、本発明の画像メモリ
制御方式は画像メモリとして、書込み専用メモリ
と、読出し専用メモリと、両メモリ間に設けられ
たデータ転送制御回路とを具え、書込み専用メモ
リへのデータの書込みと読出し専用メモリからの
情報の読出しが独立して行なわれ、かつ書込み専
用メモリから読出し専用メモリへのデータ転送
を、表示器の水平および垂直帰線期間内に行なわ
れるデータ処理装置において、 前記書込み専用メモリは、文字、画像、表示色
などに応じた複数の書込み専用メモリプレーンよ
りなり、 前記読出し専用メモリは前記複数の書込み専用
メモリに共通の単一の読出し専用メモリプレーン
よりなり、 前記データ転送制御回路は、優先表示指示に基
づく１つの書込み専用メモリプレーンの内容を読
出し専用メモリプレーンに転送することを特徴と
するものである。
制御方式は画像メモリとして、書込み専用メモリ
と、読出し専用メモリと、両メモリ間に設けられ
たデータ転送制御回路とを具え、書込み専用メモ
リへのデータの書込みと読出し専用メモリからの
情報の読出しが独立して行なわれ、かつ書込み専
用メモリから読出し専用メモリへのデータ転送
を、表示器の水平および垂直帰線期間内に行なわ
れるデータ処理装置において、 前記書込み専用メモリは、文字、画像、表示色
などに応じた複数の書込み専用メモリプレーンよ
りなり、 前記読出し専用メモリは前記複数の書込み専用
メモリに共通の単一の読出し専用メモリプレーン
よりなり、 前記データ転送制御回路は、優先表示指示に基
づく１つの書込み専用メモリプレーンの内容を読
出し専用メモリプレーンに転送することを特徴と
するものである。
(5) 発明の実施例
第２図は本発明の実施例の構成説明図である。
同図において、第１図と異なる点は５ａ〜５ｎの
読出し専用メモリプレーンと８の表示制御回路の
代りに、１１の転送制御回路と１２の単一の読出
し専用メモリプレーンとしたことである。他の構
成は第１図のとおりである。
同図において、第１図と異なる点は５ａ〜５ｎの
読出し専用メモリプレーンと８の表示制御回路の
代りに、１１の転送制御回路と１２の単一の読出
し専用メモリプレーンとしたことである。他の構
成は第１図のとおりである。
前述のように、各色、文字、画像別など設計意
図によつて設けられた書込み専用メモリプレーン
から出力されるデータに対し、転送制御回路１１
により優先表示を可能とする変換を行なう。
図によつて設けられた書込み専用メモリプレーン
から出力されるデータに対し、転送制御回路１１
により優先表示を可能とする変換を行なう。
すなわち、書込み専用メモリプレーンから出力
されるデータDw1〜Dwoは変換式D0＝ｆ（Du1、
Dw2、…、Dwo）により変換出力D0で示す唯一の
データが得られ、読出し専用メモリプレーンとし
て共通の単一のメモリプレーン１２とすることが
可能となる。この転送制御を行なうには、図には
記載のない情報処理装置からアドレス対応に制御
属性を与えるか、または書込み専用メモリプレー
ンにアドレス対応の制御属性を書込んだプレーン
を追加して制御を行なうこともできる。何れにし
ても、関数ｆは設計者の意図により設計される。
そしてｆをいくつか用意して制御信号で優先表示
等に切替えて実施することができる。
されるデータDw1〜Dwoは変換式D0＝ｆ（Du1、
Dw2、…、Dwo）により変換出力D0で示す唯一の
データが得られ、読出し専用メモリプレーンとし
て共通の単一のメモリプレーン１２とすることが
可能となる。この転送制御を行なうには、図には
記載のない情報処理装置からアドレス対応に制御
属性を与えるか、または書込み専用メモリプレー
ンにアドレス対応の制御属性を書込んだプレーン
を追加して制御を行なうこともできる。何れにし
ても、関数ｆは設計者の意図により設計される。
そしてｆをいくつか用意して制御信号で優先表示
等に切替えて実施することができる。
このための制御用書込み専用メモリプレーンを
もつたとしても、読出し専用メモリプレーンを単
一とした効果により大幅にメモリを減少させるこ
とができる。
もつたとしても、読出し専用メモリプレーンを単
一とした効果により大幅にメモリを減少させるこ
とができる。
さらにカラー画像を対象とした装置のように、
複数の書込み専用プレーンとそれらの共通の単一
読出し専用プレーンとを複数セツト具えた装置に
おいても、今まで説明したことが適用される。
複数の書込み専用プレーンとそれらの共通の単一
読出し専用プレーンとを複数セツト具えた装置に
おいても、今まで説明したことが適用される。
(6) 発明の効果
以上説明したように、本発明によれば、各書込
専用メモリプレートの外、転送制御回路と単一の
読出し専用メモリプレーンとを具えることによ
り、少ないメモリプレーン個数で高速の書込速度
を維持することができるので、回路の簡単化に効
果があり、価格容積の低減に寄与するところが大
きいものである。
専用メモリプレートの外、転送制御回路と単一の
読出し専用メモリプレーンとを具えることによ
り、少ないメモリプレーン個数で高速の書込速度
を維持することができるので、回路の簡単化に効
果があり、価格容積の低減に寄与するところが大
きいものである。
第１図は従来例の構成説明図、第２図は本発明
の実施例の構成説明図であり、図中１は書込みア
ドレス計算回路、２は表示用アドレス計算回路、
３は転送用アドレス計算回路、４ａ〜４ｎは書込
専用メモリプレーン、６ａ，６ｂはマルチプレク
サ、７はタイミング制御回路、１１は転送制御回
路、１２は読出し専用メモリプレーンを示す。
の実施例の構成説明図であり、図中１は書込みア
ドレス計算回路、２は表示用アドレス計算回路、
３は転送用アドレス計算回路、４ａ〜４ｎは書込
専用メモリプレーン、６ａ，６ｂはマルチプレク
サ、７はタイミング制御回路、１１は転送制御回
路、１２は読出し専用メモリプレーンを示す。
Claims (1)
- 【特許請求の範囲】 １ 画像メモリとして、書込み専用メモリと、読
出し専用メモリと、両メモリ間に設けられたデー
タ転送制御回路とを具え、書込み専用メモリへの
データの書込みと読出し専用メモリからの情報の
読出しが独立して行なわれ、かつ書込み専用メモ
リから読出し専用メモリへのデータ転送を、表示
器の水平および垂直帰線期間内に行なわれるデー
タ処理装置において、 前記書込み専用メモリは、文字、画像、表示色
などに応じた複数の書込み専用メモリプレーン４
ａ〜４ｎよりなり、 前記読出し専用メモリは前記複数の書込み専用
メモリに共通の単一の読出し専用メモリプレーン
１２よりなり、 前記データ転送制御回路１１は、優先表示指示
に基づく１つの書込み専用メモリプレーンの内容
を読出し専用メモリプレーンに転送することを特
徴とする画像メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105596A JPS59229593A (ja) | 1983-06-13 | 1983-06-13 | 画像メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105596A JPS59229593A (ja) | 1983-06-13 | 1983-06-13 | 画像メモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229593A JPS59229593A (ja) | 1984-12-24 |
| JPH0120430B2 true JPH0120430B2 (ja) | 1989-04-17 |
Family
ID=14411876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58105596A Granted JPS59229593A (ja) | 1983-06-13 | 1983-06-13 | 画像メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229593A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61219080A (ja) * | 1985-03-25 | 1986-09-29 | 株式会社日立製作所 | 文字の高速展開方法 |
| JPS62151895A (ja) * | 1985-12-26 | 1987-07-06 | パイオニア株式会社 | 画像出力装置 |
| JPS63104084A (ja) * | 1986-10-22 | 1988-05-09 | 株式会社日立製作所 | Ｃｒｔコントロ−ラ |
| JP2549642B2 (ja) * | 1986-12-26 | 1996-10-30 | 株式会社東芝 | 画像処理装置 |
| JP2758399B2 (ja) * | 1987-11-19 | 1998-05-28 | 三菱電機株式会社 | 画像メモリ |
| JPH0264597A (ja) * | 1988-08-31 | 1990-03-05 | Oki Electric Ind Co Ltd | 表示データ転送制御方式 |
-
1983
- 1983-06-13 JP JP58105596A patent/JPS59229593A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59229593A (ja) | 1984-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585863A (en) | Memory organizing and addressing method for digital video images | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPH0120430B2 (ja) | ||
| JPH0425554B2 (ja) | ||
| JP2737898B2 (ja) | ベクトル描画装置 | |
| JPS60208797A (ja) | カラ−画像表示装置 | |
| JPH0213995A (ja) | 画像処理装置 | |
| JPH0544680B2 (ja) | ||
| JP2637519B2 (ja) | データ転送制御装置 | |
| JPS59162587A (ja) | 画像表示装置 | |
| JPS60202478A (ja) | 文字図形表示装置 | |
| JPH0879625A (ja) | ディジタル画像分割表示システム | |
| JPS6138987A (ja) | Ｃｒｔ制御装置 | |
| JPH0651751A (ja) | 画像表示装置 | |
| JPH0253797B2 (ja) | ||
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPS61203487A (ja) | 画像メモリ制御方式 | |
| JPS6037595A (ja) | テキスト・グラフィック表示方式 | |
| JPS60128493A (ja) | 表示制御方式 | |
| JPS615288A (ja) | 多色マルチフレ−ムの画像表示装置 | |
| JPS62293291A (ja) | 画像表示装置 | |
| JPS6325717A (ja) | デ−タ転送回路 | |
| JPS6332588A (ja) | 表示制御装置 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| GB2215098A (en) | Memory mapping device |