JPS59229946A - クロツク抽出回路 - Google Patents
クロツク抽出回路Info
- Publication number
- JPS59229946A JPS59229946A JP58104137A JP10413783A JPS59229946A JP S59229946 A JPS59229946 A JP S59229946A JP 58104137 A JP58104137 A JP 58104137A JP 10413783 A JP10413783 A JP 10413783A JP S59229946 A JPS59229946 A JP S59229946A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- waveform
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、２乗余弦波形に整形されたバイポーラ波形の
データ信号中より、識別に最適なりロック信号を抽出す
る回路に関する。
データ信号中より、識別に最適なりロック信号を抽出す
る回路に関する。
従来のクロック抽出回路では、２乗余弦波形に整形され
たバイポーラ波形でデータが′０＃から１ へ変化する
場合と １ から １ へ変化する場合とで、その立上
り位相がピーク値の１／２の時点では１６％ずれている
ため、このパターンジッタの影響をうけ、受信波形の立
上りに位相同期したクロック抽出回路出力に大きなジッ
タな発生する。また、受信波形に対する最適な識別クロ
ックを容易に得ることができなかった。
たバイポーラ波形でデータが′０＃から１ へ変化する
場合と １ から １ へ変化する場合とで、その立上
り位相がピーク値の１／２の時点では１６％ずれている
ため、このパターンジッタの影響をうけ、受信波形の立
上りに位相同期したクロック抽出回路出力に大きなジッ
タな発生する。また、受信波形に対する最適な識別クロ
ックを容易に得ることができなかった。
本発明の目的は、上記した従来回路の欠点をなくし、パ
ターンジッタの影響を受けず、出カシツタの少ない、ま
た、最適な識別クロック信号を容易に作成できるクロッ
ク信号の抽出回路を提供することにある。
ターンジッタの影響を受けず、出カシツタの少ない、ま
た、最適な識別クロック信号を容易に作成できるクロッ
ク信号の抽出回路を提供することにある。
本発明は、初期、整流された受信信号の立上りに位相同
期してクロック信号の抽出を行ない。
期してクロック信号の抽出を行ない。
この位相同期が成立し′た時点を検出器で検出し、検出
ができた時点では出力には大きなジッタな位相同期成立
以降は、この識別慣糟Ｖｃより Ｕから１“への変化点
の立上り位相のみを用いて位相１ｉｉｉ１期を行なうも
のクロック抽出器を提供するものである。
ができた時点では出力には大きなジッタな位相同期成立
以降は、この識別慣糟Ｖｃより Ｕから１“への変化点
の立上り位相のみを用いて位相１ｉｉｉ１期を行なうも
のクロック抽出器を提供するものである。
以下１本発明の一実施例を第１図乃至第６図を用いて詳
細に説明する。第１図において、受信信号は端子１より
入力し、２乗余弦特性を有する２０ロールオフフイルタ
により波形整形された後、等比容６により伝送路での歪
を補正される。これにより等比容３の出力波形（ま２乗
余弦波形となる。なお、この場合、データに′！、占有
率５０％のバイポーラ波形で伝送路に送出されているも
のとする。この波形は第６図のＡの波形となる。この等
比容の出力な全波整流器４により整流した後、ピーク値
の１７２の電圧を有する基準電圧源２５とコンノくレー
タ５によりコンノくレートすることにより、第３図Ｂに
示す波形力１得られる。このコンパレータの出力の立上
り時点はパターンジッタのためにデータの ０ →１′
１“→５１“では約１６％ずれており、また、ゝ０“Ｔ
／２（１周期をＴとする）の時点にある。この波形が位
相比較器７に入力され、内部に有する発振器１０の出力
を分局器１１ ＊ １２により分周された信号と位相比
較される。発振器の周波数は受信データ信号の（Ａ１ｘ
Ａ２）倍にほぼ等しく選ばれておりこの出力を／（Ｋ、
ｘ、に２ ）に分周することにより、受信データのクロ
ック周波数にほぼ等しくなる。上記のように、受信デー
タとこの分周された信号とを位相比較することＫより、
位相比較器７の出力には位相進み、遅れの情報が得られ
る。この情報を受信データをクロックとしてアップダウ
ンカウンタ８に入力し、このアップダウンカウンタ８の
あふれ出力によりセレクタ９を介して分周器１１０分周
比を変化させることにより位相比較器７０入力信号の立
上り位相に同期した信号が得られる。ただし、この信号
は、位相比較器７０入力信号の立上り時点がパターンに
より大きく変化するため、大きなジッタを持つ。しかし
、この信号によっても受信信号の ０“、″１“の識別
は可能である。また、上記の同期状態はアップダウンカ
ウンタ日の出力のあふれ（オーバアフロ−、アンダーフ
ロー）をアップダウンカウンタ１９によりカウントし。
細に説明する。第１図において、受信信号は端子１より
入力し、２乗余弦特性を有する２０ロールオフフイルタ
により波形整形された後、等比容６により伝送路での歪
を補正される。これにより等比容３の出力波形（ま２乗
余弦波形となる。なお、この場合、データに′！、占有
率５０％のバイポーラ波形で伝送路に送出されているも
のとする。この波形は第６図のＡの波形となる。この等
比容の出力な全波整流器４により整流した後、ピーク値
の１７２の電圧を有する基準電圧源２５とコンノくレー
タ５によりコンノくレートすることにより、第３図Ｂに
示す波形力１得られる。このコンパレータの出力の立上
り時点はパターンジッタのためにデータの ０ →１′
１“→５１“では約１６％ずれており、また、ゝ０“Ｔ
／２（１周期をＴとする）の時点にある。この波形が位
相比較器７に入力され、内部に有する発振器１０の出力
を分局器１１ ＊ １２により分周された信号と位相比
較される。発振器の周波数は受信データ信号の（Ａ１ｘ
Ａ２）倍にほぼ等しく選ばれておりこの出力を／（Ｋ、
ｘ、に２ ）に分周することにより、受信データのクロ
ック周波数にほぼ等しくなる。上記のように、受信デー
タとこの分周された信号とを位相比較することＫより、
位相比較器７の出力には位相進み、遅れの情報が得られ
る。この情報を受信データをクロックとしてアップダウ
ンカウンタ８に入力し、このアップダウンカウンタ８の
あふれ出力によりセレクタ９を介して分周器１１０分周
比を変化させることにより位相比較器７０入力信号の立
上り位相に同期した信号が得られる。ただし、この信号
は、位相比較器７０入力信号の立上り時点がパターンに
より大きく変化するため、大きなジッタを持つ。しかし
、この信号によっても受信信号の ０“、″１“の識別
は可能である。また、上記の同期状態はアップダウンカ
ウンタ日の出力のあふれ（オーバアフロ−、アンダーフ
ロー）をアップダウンカウンタ１９によりカウントし。
そのあふれ出力をアップダウンカウンタ８０入カクロツ
クなカウンタ１８によりカウントした結果で一定周期お
きに監視することにより、検出可能である。同期が成立
した時点ではデータの識別は可能であるから、この同期
成立検出後は識別器６の出力情報を利用できる。同期検
出後識別器６の出力を監視して、１０“→ゝ１“変化点
検出器１４によりゝ０“→“１“の変化点を検出し。
クなカウンタ１８によりカウントした結果で一定周期お
きに監視することにより、検出可能である。同期が成立
した時点ではデータの識別は可能であるから、この同期
成立検出後は識別器６の出力情報を利用できる。同期検
出後識別器６の出力を監視して、１０“→ゝ１“変化点
検出器１４によりゝ０“→“１“の変化点を検出し。
今度はこの出力によってアップダウンカウンタ８のクロ
ックを制御して、 ０ → １ の変化の際のみ位相遅
れ、進み情報をとり込むようにする。この制御を行なう
ことにより、受信データの“０ →ゝ１“の変化点の立
上り位相に位相同期した分周器出力を得ることができる
。ただし、同期成立検出後は、モードコントローラ２０
の出力により、アンドゲート１５を開げ、 ０ → １
変化点検出器１４の出力が利用できるようにしておく。
ックを制御して、 ０ → １ の変化の際のみ位相遅
れ、進み情報をとり込むようにする。この制御を行なう
ことにより、受信データの“０ →ゝ１“の変化点の立
上り位相に位相同期した分周器出力を得ることができる
。ただし、同期成立検出後は、モードコントローラ２０
の出力により、アンドゲート１５を開げ、 ０ → １
変化点検出器１４の出力が利用できるようにしておく。
また、アップダウンカウンタ８０段数を増やして（Ｎ−
＋Ｍ 、 Ｎ＜Ｍ ）その出力が雑音等で容品にでない
ようにして１分周器出力の安定化を計っておく。
＋Ｍ 、 Ｎ＜Ｍ ）その出力が雑音等で容品にでない
ようにして１分周器出力の安定化を計っておく。
上記のように″０ →“１“の変化時点は、最適識別時
点から７／ずれた時点となっているためこの時点に位相
同期した信号より識別器６に対する最適識別信号を得る
ことは容易である。本実施例では識別器６が信号の立上
りで反応するとすれば１分周器１２の出力にインバータ
ー５を付けるだけで識別器６への最適識別信号を得るこ
とかできる。また、データ信号処理のためのクロック信
号も同時に得ることができる。この波形を第３図Ｃに示
す。
点から７／ずれた時点となっているためこの時点に位相
同期した信号より識別器６に対する最適識別信号を得る
ことは容易である。本実施例では識別器６が信号の立上
りで反応するとすれば１分周器１２の出力にインバータ
ー５を付けるだけで識別器６への最適識別信号を得るこ
とかできる。また、データ信号処理のためのクロック信
号も同時に得ることができる。この波形を第３図Ｃに示
す。
第２図には１以上のシーケンスを流れ図の形で表現して
いる。位相同期制御の初期は、アップダウンカウンタ８
の段数はＮであり位相比較情報はデータの″０→ゝ１“
、１′→ゝ１′の両方を用いる。この制御中に位相同期
成立を検出すると次のモードへ進み、ここではデータの
０→゛１ のみを用いて位相比較を行なう。また、ア
ップダウンカウンタ８の段数はＮのままである。この制
御中に再度位相同期成立を検出すると次のモードへ進む
。ここでは、位相比較はデータのゝ０ →ゝ１ のみを
行いるが、アップダウンカウンタ８の段数なＭ（Ｎ＜Ｍ
）に変更する同期が成立していれば系は、このモードを
維持する。ただし、このモードにいるときに同期はずれ
を検出した場合には、一番初期のモードに進み、以後は
上記動作を繰り返す。
いる。位相同期制御の初期は、アップダウンカウンタ８
の段数はＮであり位相比較情報はデータの″０→ゝ１“
、１′→ゝ１′の両方を用いる。この制御中に位相同期
成立を検出すると次のモードへ進み、ここではデータの
０→゛１ のみを用いて位相比較を行なう。また、ア
ップダウンカウンタ８の段数はＮのままである。この制
御中に再度位相同期成立を検出すると次のモードへ進む
。ここでは、位相比較はデータのゝ０ →ゝ１ のみを
行いるが、アップダウンカウンタ８の段数なＭ（Ｎ＜Ｍ
）に変更する同期が成立していれば系は、このモードを
維持する。ただし、このモードにいるときに同期はずれ
を検出した場合には、一番初期のモードに進み、以後は
上記動作を繰り返す。
本発明によれば、パターンジッタによる出力位相の不安
定な現象がなくなり、また、従来、困難とされた位相同
期成立の検出も可能となると云う効果を有する。
定な現象がなくなり、また、従来、困難とされた位相同
期成立の検出も可能となると云う効果を有する。
第１図は１本発明の一実施例のブロックダイヤグラム、
第２図は、上記実施例のコントロールシーケンスの説明
図、第３図（α）〜（Ｃ）は、いずれも第１図における
各部の波形図である。 １・・・受信信号、２・・・２乗余弦ロールオフフィル
タ、３・・・等比容、４・・・全波整流器、５・・・コ
ンパレータ、６・・・識別器、７・・・位相比較器、８
・・・アップダウンカウンタ、９・・・セレクタ、１０
・・・発振器、１１・・・可変分周器、１２・・・分周
器、１５・・・インバータ、１４・・・０→１ 変化点
検出器、１５・・・アンドゲート、１６・・・ナントゲ
ート、１７・・・同期検出器１８・・・カウンタ、１９
・・・アップダウンカウンタ、２０・・・モードコント
ローラ、２１・・・同期モード切替信号、２２・・・ア
ップダウンカウンタ段数切替信号。 ２６・・・受信再生データ％２４・・・再生クロック、
２５・・・基準電圧源、 Ａ・・・２乗余弦波形整形後のバイポーラ波形（等比容
３の出力波形） １゜ Ｂ・・・全波整流後の／２ヒーク値コンパレート波形（
コンパレータ５の出力波形） Ｃ・・・識別クロックの波形（インバータ２６の出第
２ 図 第３０ 事件の表示 昭和５８ 年特許願第 １［］４１３７ 号補正を
する者 １ｉｆｔとの１聞 特許出願人 名 称 ）５１１．＋１株式会月 １」 立
製 作 所（ほか１名） 代 理 人 有１ｉ ’ｉＪ″： （７） ’Ｉ＝ｆ 象 図面の
簡単な説明の欄。 １、 明細書第７頁第２０行目に「第３図（α）〜（Ｃ
）」とあるを１第６図」と訂正する。 以上
第２図は、上記実施例のコントロールシーケンスの説明
図、第３図（α）〜（Ｃ）は、いずれも第１図における
各部の波形図である。 １・・・受信信号、２・・・２乗余弦ロールオフフィル
タ、３・・・等比容、４・・・全波整流器、５・・・コ
ンパレータ、６・・・識別器、７・・・位相比較器、８
・・・アップダウンカウンタ、９・・・セレクタ、１０
・・・発振器、１１・・・可変分周器、１２・・・分周
器、１５・・・インバータ、１４・・・０→１ 変化点
検出器、１５・・・アンドゲート、１６・・・ナントゲ
ート、１７・・・同期検出器１８・・・カウンタ、１９
・・・アップダウンカウンタ、２０・・・モードコント
ローラ、２１・・・同期モード切替信号、２２・・・ア
ップダウンカウンタ段数切替信号。 ２６・・・受信再生データ％２４・・・再生クロック、
２５・・・基準電圧源、 Ａ・・・２乗余弦波形整形後のバイポーラ波形（等比容
３の出力波形） １゜ Ｂ・・・全波整流後の／２ヒーク値コンパレート波形（
コンパレータ５の出力波形） Ｃ・・・識別クロックの波形（インバータ２６の出第
２ 図 第３０ 事件の表示 昭和５８ 年特許願第 １［］４１３７ 号補正を
する者 １ｉｆｔとの１聞 特許出願人 名 称 ）５１１．＋１株式会月 １」 立
製 作 所（ほか１名） 代 理 人 有１ｉ ’ｉＪ″： （７） ’Ｉ＝ｆ 象 図面の
簡単な説明の欄。 １、 明細書第７頁第２０行目に「第３図（α）〜（Ｃ
）」とあるを１第６図」と訂正する。 以上
Claims (1)
- バイポーラ信号を識別に適した波形に整形する回路と、
２値信号に再生するための識別器と入力信号に自己内蔵
発振器の分局信号を位相同期させるクロック信号の抽出
回路と１位相同期成立を検出する回路よりなるクロック
抽出回路圧おいて、入力波形に位相同期後、これを検出
してこの時点以降は上記識別器出力を用いて位相同期の
制御を行なうようにしたことを特徴とするクロック抽出
回路−
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104137A JPS59229946A (ja) | 1983-06-13 | 1983-06-13 | クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104137A JPS59229946A (ja) | 1983-06-13 | 1983-06-13 | クロツク抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229946A true JPS59229946A (ja) | 1984-12-24 |
| JPH039663B2 JPH039663B2 (ja) | 1991-02-08 |
Family
ID=14372709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58104137A Granted JPS59229946A (ja) | 1983-06-13 | 1983-06-13 | クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229946A (ja) |
-
1983
- 1983-06-13 JP JP58104137A patent/JPS59229946A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH039663B2 (ja) | 1991-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745530A (en) | Digital data recovering apparatus | |
| US5208839A (en) | Symbol synchronizer for sampled signals | |
| US6072370A (en) | Clock extraction circuit | |
| JP2002107394A (ja) | ジッタ検出装置及びそれを用いた位相同期ループ回路 | |
| US6337650B1 (en) | System and method for regenerating clock signal | |
| JP3132043B2 (ja) | クロック抽出回路 | |
| JPS59229946A (ja) | クロツク抽出回路 | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JPH08191247A (ja) | Ｐｌｌ回路 | |
| JPH07170500A (ja) | データサンプリング方法 | |
| JPH0349319A (ja) | 同期検出方式 | |
| JPH098789A (ja) | クロック再生装置 | |
| JP3594362B2 (ja) | クロック再生装置 | |
| JP2922605B2 (ja) | データ復調装置 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JP2919153B2 (ja) | ディジタルｐｌｌ回路 | |
| JPS6347389B2 (ja) | ||
| JPS62269531A (ja) | 同期信号抽出回路 | |
| JP3102756B2 (ja) | クロック抽出回路 | |
| JPH03270511A (ja) | 位相比較回路 | |
| JP3000712B2 (ja) | 位相制御回路 | |
| JPS6198038A (ja) | 同期検出方式 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH1013217A (ja) | 受信クロック再生方法 | |
| JPH04119737A (ja) | データ復調回路 |