JPS5923495B2 - ゲ−ト回路 - Google Patents

Description

【発明の詳細な説明】 本発明は符号化復号回路のサンプリングホールド回路等
に使用されるトランジスタを用いたゲート回路に関する
。

従来のゲート回路は、第１図に示されるように入力端子
１と、出力端子２と、差動増幅器とから構成されている
。

この差動増幅器は差動回路を構成するトランジスタ４，
５と、差動回路の電流源となるトランジスタ６と、差動
回路の能動負荷となるトランジスタ７．８とから構成さ
れている。

このゲート回路は差動増幅器の出力側（トランジスタ５
のコレクタ）から反転入力側（トランジスタ５のベース
）へ帰還を施したボルテージホロア（入力電圧と出力電
圧との比が略ｌの関係にある）である。

ゲート作用は電流源のトランジスタ６のベース電圧を制
（財）することにより行われる。

このゲート回路はトランスやコンデンサー等の素子が不
要のため集積化が極めて容易であるという利点を有する
反面、ゲート回路の最大出力電流がトランジスタ６の電
流によって規定されるため出力端子２に接続される負荷
に必要とされる最大電流以上の電流源を用意しなければ
ならない。

このため、ゲート回路がＯＮで入力信号が小さい時は、
出力端子２に流れる負荷電流も小さいが、電流源からは
一定電流が供給されているので、残りの負荷電流は全て
トランジスタ７．８を通して（−■）の電源に流れる無
効電流となる。

この結果、回路の電力消費を著るしく増大させることに
なる。

本発明の目的は上述の欠点を除去したゲート回路を提供
することをこある。

本発明のゲート回路の特徴は、前述の第１図の回路にお
ける差動増幅器の反転入力および非反転入力にエミッタ
ホロアをそれぞれ接続し、ざらに差動増幅器の出力にエ
ミッタホロアを接続し、このエミッタホロアのエミッタ
を出力端子とし、この出力端子より反転入力に帰還を施
すことにある。

次に図面を参照して本発明の詳細な説明する。

第２図は本発明の一実施例を示す回路図である。

第１図と同一構成要素には同一参照数字が付しである。

図において、トランジスタ９のベースおよびエミッタは
それぞれ入力端子１およびトランジスタ４のベースに接
続されている。

トランジスタ１０のベースおよびエミッタは出力端子２
およびトランジスタ５のベースにそれぞれ接続され、ト
ランジスタ９，１０のコレクタは−■の電源に接続され
ている。

トランジスタ１１，１２の各ベースはトランジスタ６の
ベースおよびゲート信号端子３に接続され、各エミッタ
は＋■の電源に接続されている。

トランジスタ１１のコレクタはトランジスタ９のエミッ
タに接続され、トランジスタ１２のコレクタはトランジ
スタ１０のエミッタに接続されている。

トランジスタ１３のベースはトランジスタ５のコレクタ
に接続され、エミッタは出力端子２に接続され、コレク
タは＋Ｖの電源に接続されている。

トランジスタ１４のベースはトランジスタ７．８のベー
スに、コレクタは出力端子２に、エミッタは一■の電源
に接続されている。

トランジスタ４〜６および９〜１２はＰＮＰ接合トラン
ジスタであり、トランジスタ７ 、８ 、１３゜１４は
ＮＰＮ接合トランジスタである。

次にこの回路の動作を説明する。

ゲート信号端子３にゲート信号が加わると、トランジス
タ６゜１１．１２に電流が流れ、トランジスタ９，１１
及び１０，１２はエミッタホロアとして動作し、トラン
ジスタ４，５，７，８は差動回路として動作する。

トランジスタ７．８に電流が流れると、トランジスタ１
４に電流が流れ、トランジスタ１３．１４はエミッタホ
ロアとして動作する。

すなわち、このゲ゛−ト回路は、トランジスタ４，５゜
７．８よりなる差動増幅器の非反転入力端子および反転
入力端子（トランジスタ４および５のベース）にエミッ
タフォロア（トランジスタ９および１０）を接続し、差
動増幅器の出力端子（トランジスタ５のコレクタ）ｆこ
エミッタホロア（トランジスタ１３）を接続し、このコ
レクタに接続されたエミッタホロアの出力端子（トラン
ジスタ１３のエミッタ）から反転入力端子に接続された
エミッタホロアの入力端子（トランジスタ１０のバ゛−
ス）に帰還を施したもので、全体としてボルテージホロ
アの構成となっている。

この時入力信号端子１の入力信号電圧は、出力端子２（
こ同相の出力信号として得られる。

また、出力端子２（こけ、第１図のような電流源６を介
して電流を供給するのではなく直接電源＋Ｖから電流を
供給しているので、たとえ入力信号電圧が小さくてもト
ランジスタ１４には余分な電流は流れない。

次にゲート信号端子３の電流をＯとするとトランジスタ
６．１１．１２の電流は０となり、トランジスタ４，５
．γ〜１０の電流も０となる。

トランジスタ１３，１４の電流はトランジスタ７゜８の
電流が０のため、同様に０となる。

よって、このときは全てのトランジスタがＯＦＦとなり
、出力端子２には電流が流れないので、このゲート回路
はＯＦＦの状態となる。

トランジスタ１４の動作電流は出力端子２の出力電流が
０のとき、トランジスタ１３がエミッタホロアとして動
作する程度の電流値であればよい。

出力電流が端子２から出力されるときは、トランジスタ
１３には＋■の電圧から電流が供給され、出力電流がゲ
ート回路に流れ込むときは、その電流はトランジスタ１
４を介して−Ｖの電源に流れる。

すなわち、出力電流は必要な量だけトランジスタ１３，
１４を介して流れるので、従来例のように常時最大電流
を流す必要はない。

また、トランジスタ１４の電流は少なくてすむから消費
電力はほぼ出力電流のみで決定される。

なお、トランジスタ１４の電流はエミッタ面積に比例す
るのでこのエミッタ面積をトランジスタ７．８のエミッ
タ面積との関係で設定すればトランジスタ１４の電流は
決定である。

次に第４図および第５図を参照して本願発明により消費
電力が減少することを第１図の従来構成と比較しながら
説明する。

なお、以下の説明では、出力端子には負荷ＲＬが接続さ
れているものとして説明する。

第１図において、出力電圧が正のとき、負荷Ｒ，Ｌに流
れる電流はトランジスタ６から供給され、出力電圧が負
のときは負荷ＲＬに流れる電流はトランジスタ８を介し
て電源−■に吸収される。

このとき、トランジスタ８は負荷ＲＬの電流だけでなく
、定電流源トランジスタ６の電流も吸収しなければなら
ない。

この関係を図にしたものが第４図である。

第４図において、出力電圧を■、負荷ＲＬに流れる電流
ＲＬＩの値を１とし、電流の向きは出力端子に流れ込む
方向を正、流れ出る方向を負としている。

第４図から明らかなように、出力電圧がＶのとき負荷Ｒ
Ｌに流れる電流は最大で、これはトランジスタ６の電流
に等しＧ）。

出力電圧がＯのとき負荷ＲＬには電流が流れず、トラン
ジスタ６の電流はトランジスタ８ｆこ流れ、出力電圧が
負のとき、トランジスタ６の電流と負荷ＲＬの電流がト
ランジスタ８に流れる（第４図の直線Ｔ８）。

一方、本願の出力電圧と電流の関係は第５図のように表
わせる。

第５図において、出力電圧が正のときはトランジスタ１
４の電流は零、トランジスタ１３の電流は負荷Ｒ，Ｌに
流れる電流ＲＬ２に比例している。

出力電圧が負のときはトランジスタ１３の電流は零、ト
ランジスタ１４の電流は負荷ＲＬに流れる電流ＲＬ２に
比例している。

この第５図と第４図と比較すると、トランジスタ１３の
電流はトランジスタ６より少なく、トランジスタ１４の
電流もトランジスタ８より少なく、消費電力を少なくで
きる。

第３図は本発明の他の実施例を示す回路図で、この回路
では第２図のトランジスタ１１．１２が除去され、代わ
りにトランジスタ９のエミッタとトランジスタ４のエミ
ッタ間に抵抗１５が接続され、トランジスタ１０のエミ
ッタとトランジスタ５のエミッタ間に抵抗１６が接続さ
れている。

これらの抵抗１５．１６にはトランジスタ４，５のベー
ス・エミッタ間電圧ＶＢＥと抵抗１５，１６の値によっ
て決まる電流がそれぞれ流れるので、トランジスタ９，
１０は第２図と同様【こエミッタホロアとして動作する
。

集積化する際トランジスタよりも抵抗の方が小面積で実
現できるならばこの回路はより高密度集積化に適する。

なお、第２，３図の実施例においてＮＰ’ＮＩ−ランジ
スクＰＮＰ トランジスタに、ＰＮＰトランジスタをＮ
ＰＮトランジスタに、電源電圧＋Ｖを−Ｖに、−Ｖを＋
Ｖにそれぞれ変換しても本発明の効果を損うことなく、
同様の動作をする。

以上のように、本発明ではゲート回路がＯＮの時の消費
電力を小さく出来るので、集積化も容易であるという効
果を生ずる。

【図面の簡単な説明】

第１図は従来のゲート回路を示す図、第２図および第３
図はそれぞれ本発明の一実施例を示す回路図、第４図お
よび第５図は第１図および第２図の電圧−電流特性図で
ある。 第１図〜第３図において、１・・・・・・入力端子、２
・・・・・・出力端子、３・・・・・・ゲ゛−ト信号端
子、４〜１４・・・・・・トランジスタ、１５，１６・
・・・・・抵抗。

Claims (1)

1. 【特許請求の範囲】 １ 第１および第２のトランジスタを有する差動回路と
   、前記第１および第２のトランジスタのエミッタにコレ
   クタが接続されエミッタが電源の一方の極に接続されゲ
   ート信号端子にベースが接続された第１の電流源トラン
   ジスタと、前記第１および第２のトランジスタのそれぞ
   れのコレクタにコレクタが接続されエミッタが前記電源
   の他方の極に接続されベースが共通に接続された第７お
   よび第８のトランジスタと、前記第１および第２のトラ
   ンジスタのベース（こコレクタが接続され、前記電源（
   こエミッタが接続され前記ゲート信号端子にベースがそ
   れぞれ接続された第２および第３の電流源トランジスタ
   と、前記電源にコレクタが接続され＠ａ己第２のトラン
   ジスタのコレクタにベースが接続され出力端子にエミッ
   タが接続された第３のトランジスタと、前記電源の他方
   の極にエミッタが接続されコレクタが前記第３のトラン
   ジスタのエミッタに接続されベースが前記第７および第
   ８のトランジスタのベースに接続された第４のトランジ
   スタと、前記電源の他方の極にコレクタが接続され前記
   第３の電流源トランジスタのコレクタにエミッタが接続
   され、前記出力端子にベースが接続された第５のトラン
   ジスタと、前記電源の他方の極にコレクタが接続され前
   記第２の電流源トランジスタのコレクタにエミッタが接
   続され入力端子にベースが接続された第６のトランジス
   タとから構成されたことを特徴とするゲート回路。 ２ 第１および第２のトランジスタを有する差動回路と
   、前記第１および第２のトランジスタのエミッタにコレ
   クタが接続されエミッタが電流の一方の極に接続されゲ
   ート信号端子にベースが接続された第１の電流源トラン
   ジスタと、前記第１および第２のトランジスタのそれぞ
   れのコレクタにコレクタが接続されエミッタが前記電源
   の他方の極に接続されベースが共通に接続された第７お
   よび第８のトランジスタと、前記第１および第２のトラ
   ンジスタのベースに一端が接続され他端が前記第１およ
   び第２のトランジスタのエミッタにそれぞれ接続された
   第１および第２の抵抗と、前記電源の一方の極性にコレ
   クタが接続され前記第２のトランジスタのコレクタにベ
   ースが接続され出力端子にエミッタが接続された第３の
   トランジスタと、前記電源の他方の極にエミッタが接続
   されコレクタが前記第３のトランジスタのエミッタに接
   続されベースが前記第７および第８のトランジスタのベ
   ースに接続された第４のトランジスタと、前記電源の他
   方の極にコレクタが接続され前記第２トランジスタのベ
   ースにエミッタが接続され前記出力端子にベースが接続
   された第５のトランジスタと、前記電源の他方の極にコ
   レクタが接続され前記第１のトランジスタのベースにエ
   ミッタが接続され入力端子にベースが接続された第６の
   トランジスタとから構成されたことを特徴とするゲート
   回路。