JPS592375B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS592375B2 JPS592375B2 JP2285079A JP2285079A JPS592375B2 JP S592375 B2 JPS592375 B2 JP S592375B2 JP 2285079 A JP2285079 A JP 2285079A JP 2285079 A JP2285079 A JP 2285079A JP S592375 B2 JPS592375 B2 JP S592375B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- mesa
- junction
- layer
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002161 passivation Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 239000011521 glass Substances 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にガラスパシ
ベーシヨン層を有するメサ型半導体装置に好適する製造
方法に関する。
ベーシヨン層を有するメサ型半導体装置に好適する製造
方法に関する。
トランジスタ、サイリスタ、ダイオード等のメサ型半導
体装置において、メサ溝部に露出するＰＮ接合の端而部
をガラスパシベーシヨン層によつて被覆保護することは
周知である。
体装置において、メサ溝部に露出するＰＮ接合の端而部
をガラスパシベーシヨン層によつて被覆保護することは
周知である。
例えば、メサ型ダイオードについて説明すると、第１図
において、１はＰ型領域、２はＮ−型領域、３はＰ型領
域１とＮ−型領域２の境界のＰＮ接合、４は熱酸化膜等
の絶縁膜、５はＰＮ接合３の端部を被覆保護しているガ
ラスパシベーシヨン層、６は絶縁膜４の窓孔４ａに形成
したカソード電極、７はＰ型領域１に形成したアノード
電極である。ところで、このような構成のメサ型半導体
装置において、ガラスパシベーシヨン層５の形成が不十
分なため特性不良を生じたわ、信頼性が低い問題点があ
つた。
において、１はＰ型領域、２はＮ−型領域、３はＰ型領
域１とＮ−型領域２の境界のＰＮ接合、４は熱酸化膜等
の絶縁膜、５はＰＮ接合３の端部を被覆保護しているガ
ラスパシベーシヨン層、６は絶縁膜４の窓孔４ａに形成
したカソード電極、７はＰ型領域１に形成したアノード
電極である。ところで、このような構成のメサ型半導体
装置において、ガラスパシベーシヨン層５の形成が不十
分なため特性不良を生じたわ、信頼性が低い問題点があ
つた。
これはその製造方法に基因するものであるため、以下、
従来の製造方法と原因について、第２図Ａ〜第２図Ｅを
用いて説明する。まず、第２図Ａに示すように、Ｎ型の
シリコン基板２の片面にＰ型領域１を全拡散したＰＮ接
合３を有する半導体基板１０を用意し、Ｎ型領域２の全
面に絶縁膜４を形成し、絶縁膜４上にフォトレジスト膜
１１を形成し、露光、現像処理を施してフォトレジスト
膜１１に開口１１ａを形成する。なお、実際にはＰ型領
域１の全面にワックス層を形成したわするが、説明が煩
雑になるので、以下これを省略する。次に、第２図Ｂの
ように、フォトレジスト膜１１の開口Ｉｌａから露出す
る絶縁膜４をエッチング除去し、続いて、その開口から
露出した半導体基板１０をエッチングして、ＰＮ接合３
を超える深さのメサ溝１２を形成し、フォトレジスト膜
１１を除去する。次に、第２図Ｃに示すように、メサ溝
１２に電気泳動法によつてガラス粉末を付着し加熱焼結
してガラスパシペーシヨン層５を形成して、メサ溝１２
を露出するＰＮ接合３の端面を被覆保護する。続いて、
第２図Ｄに示すように、表ｕ全面にアルミニウム蒸着層
１３を形成し、さらにフォトレジスト膜１４を積層形成
し、露光、現像処理を施してカソード電３、極６を形成
しようとする部分にのみフォトレジスト膜１４を残す。
次に、第２図Ｅに示すように、露出しているアルミニウ
ム蒸着層１３をエツチングで除去し、フオトレジスト膜
１４を除去すると、所定パターンのカソード電極６が形
成される。こののち、Ｐ型領域１にアノード電極７を形
成し、図示一点鎖線位置から切断分離すると、第１図に
示すようなメサ型ダイオードが得られる。前記第２図Ｃ
のガラスパシベーシヨン層５の形成に際して、ガラスパ
シベーシヨン層５は、メサ溝１２の底部で厚く、主面に
近い側で薄くなる傾向がある。
従来の製造方法と原因について、第２図Ａ〜第２図Ｅを
用いて説明する。まず、第２図Ａに示すように、Ｎ型の
シリコン基板２の片面にＰ型領域１を全拡散したＰＮ接
合３を有する半導体基板１０を用意し、Ｎ型領域２の全
面に絶縁膜４を形成し、絶縁膜４上にフォトレジスト膜
１１を形成し、露光、現像処理を施してフォトレジスト
膜１１に開口１１ａを形成する。なお、実際にはＰ型領
域１の全面にワックス層を形成したわするが、説明が煩
雑になるので、以下これを省略する。次に、第２図Ｂの
ように、フォトレジスト膜１１の開口Ｉｌａから露出す
る絶縁膜４をエッチング除去し、続いて、その開口から
露出した半導体基板１０をエッチングして、ＰＮ接合３
を超える深さのメサ溝１２を形成し、フォトレジスト膜
１１を除去する。次に、第２図Ｃに示すように、メサ溝
１２に電気泳動法によつてガラス粉末を付着し加熱焼結
してガラスパシペーシヨン層５を形成して、メサ溝１２
を露出するＰＮ接合３の端面を被覆保護する。続いて、
第２図Ｄに示すように、表ｕ全面にアルミニウム蒸着層
１３を形成し、さらにフォトレジスト膜１４を積層形成
し、露光、現像処理を施してカソード電３、極６を形成
しようとする部分にのみフォトレジスト膜１４を残す。
次に、第２図Ｅに示すように、露出しているアルミニウ
ム蒸着層１３をエツチングで除去し、フオトレジスト膜
１４を除去すると、所定パターンのカソード電極６が形
成される。こののち、Ｐ型領域１にアノード電極７を形
成し、図示一点鎖線位置から切断分離すると、第１図に
示すようなメサ型ダイオードが得られる。前記第２図Ｃ
のガラスパシベーシヨン層５の形成に際して、ガラスパ
シベーシヨン層５は、メサ溝１２の底部で厚く、主面に
近い側で薄くなる傾向がある。
底部のガラスパシペーシヨン層５が余り厚くなると、後
の切断分離作業が困難になるので、このメサ溝１２の底
部のガラスパシベーシヨン層５を適当な厚さにすると、
主面に近い部分のガラスパシベーシヨン層５の厚さが不
足する場合がある。また、第２図Ｄに示すアルミニウム
蒸着層１３も、ガラスパシベーシヨン層５の底部で厚く
、絶縁膜４の肩部で薄くなりやすい。
の切断分離作業が困難になるので、このメサ溝１２の底
部のガラスパシベーシヨン層５を適当な厚さにすると、
主面に近い部分のガラスパシベーシヨン層５の厚さが不
足する場合がある。また、第２図Ｄに示すアルミニウム
蒸着層１３も、ガラスパシベーシヨン層５の底部で厚く
、絶縁膜４の肩部で薄くなりやすい。
このため゛、アルミニウム蒸着層１３のエツチングの際
に、この肩部の薄い部分が先になくなつてしまい、底部
の厚い部分を除去しようとすると、ガラスパシベーシヨ
ン膜５もエツチングされることが起り、バシベーシヨン
効果が不十分となるために、特性劣化が生じたね信頼性
が低下するのである。そのため、本出願人は、第３図に
示すように、ＰＮ接合３を超える深さのメサ溝の周辺に
、ＰＮ接合３まで達しない浅い段２４を設けて、ガラス
パシベーシヨン層５が十分な厚さに形成できる半導体装
置を提案した。
に、この肩部の薄い部分が先になくなつてしまい、底部
の厚い部分を除去しようとすると、ガラスパシベーシヨ
ン膜５もエツチングされることが起り、バシベーシヨン
効果が不十分となるために、特性劣化が生じたね信頼性
が低下するのである。そのため、本出願人は、第３図に
示すように、ＰＮ接合３を超える深さのメサ溝の周辺に
、ＰＮ接合３まで達しない浅い段２４を設けて、ガラス
パシベーシヨン層５が十分な厚さに形成できる半導体装
置を提案した。
この種の半導体装置は、例えば第４図Ａないし第４図Ｇ
に示すような製造工程を経て製造される。
に示すような製造工程を経て製造される。
すなわち、まず第４図Ａに示すように、Ｐ型領域１，Ｎ
型領域２およびＰＮ接合３を有する半導体基板１０を用
意し、Ｎ型領域２の全面に絶縁膜４を形成し、絶縁膜４
の上にフオトレジスト膜１５を形成し、″露光、現像し
て形成しようとするメサ溝の幅よシも大きい幅の開口１
５ａを形成する。次に、第４図Ｂに示すように、開口１
５ａから露出する絶縁膜４をエツチング除去し、さらに
絶縁膜４の開口から露出する半導体基板１０をエツチン
グして、ＰＮ接合３よ）も浅い段１６を形成し、フオト
レジスト膜１５を除去する。次に、全面に再びフオトレ
ジスト膜１７を形成し、露光、現像処理して、第４図Ｃ
に示すように、段１６上にこの段１６の幅よシも小さい
開口１７ａを形成する。そして、第４図Ｄに示すように
、開口１７ａから露出する半導体基板１０をエツチング
して、ＰＮ接合３を超える深さのメサ溝１８を形成し、
フオトレジスト膜１７を除去する。次に、第４図Ｅに示
すように、電気泳動法によつて段１６卦よびメサ溝１８
にガラス粉末を付着させ、加熱焼結してガラスパシベー
シヨン層５を形成する。このとき、メサ溝１８の周辺に
浅い段１６が形成されているので、ガラスパシベーシヨ
ン層５は十分な厚さに形成される。こののち、第４図Ｆ
に示すように、全面にアルミニウム蒸着層１９を形成し
、フオトレジスト膜２０を形成し、露光、現像してカソ
ード電極６を形成しようとする部分のみにフオトレジス
ト膜２０を残す。続いて、フオトレジスト膜２０で覆わ
れていないアルミニウム蒸着層１９をエツチング除去し
、フオトレジスト膜２０を除去すると、第４図Ｇに示す
ように、カソード電極６が形成されるので、Ｐ型領域１
にアノード電極７を形成し、図示一点鎖線位置から切断
分離すると、第３図に示すような半導体装置が得られる
。このような製造方法によれば、先に述べた問題点はな
くなるが、浅い段１６｝よびメサ溝１８を形成するため
に、それぞれフオトレジスト膜１７，２０の形成、目合
せ、露光、現像といつた煩雑な工程が必要になシ面倒で
ある。のみならず、フオトレジスト膜１５，１７は一般
にガラスマスク等の傷やゴミ等に基因してピンホールが
生じやすく、もしフオトレジスト膜１５にピンホールが
あると、絶縁膜４のエツチング時に、フオトレジスト膜
１５の下部の絶縁膜４がエツチングされてピンホールが
できやすい。もし、絶縁膜４の不所望部分にピンホール
があると、後の段１６の形成時に、半導体基板１０の不
所望部分がエツチン７されるし、メサ溝１８の形成時に
その不所望部分のエツチングが進行して、ＰＮ接合３に
達する場合もあつた。それゆえ、本発明の主たる目的は
、第３図に示すような構造の半導体装置を簡単に製造で
きる方法を提供することにある。
型領域２およびＰＮ接合３を有する半導体基板１０を用
意し、Ｎ型領域２の全面に絶縁膜４を形成し、絶縁膜４
の上にフオトレジスト膜１５を形成し、″露光、現像し
て形成しようとするメサ溝の幅よシも大きい幅の開口１
５ａを形成する。次に、第４図Ｂに示すように、開口１
５ａから露出する絶縁膜４をエツチング除去し、さらに
絶縁膜４の開口から露出する半導体基板１０をエツチン
グして、ＰＮ接合３よ）も浅い段１６を形成し、フオト
レジスト膜１５を除去する。次に、全面に再びフオトレ
ジスト膜１７を形成し、露光、現像処理して、第４図Ｃ
に示すように、段１６上にこの段１６の幅よシも小さい
開口１７ａを形成する。そして、第４図Ｄに示すように
、開口１７ａから露出する半導体基板１０をエツチング
して、ＰＮ接合３を超える深さのメサ溝１８を形成し、
フオトレジスト膜１７を除去する。次に、第４図Ｅに示
すように、電気泳動法によつて段１６卦よびメサ溝１８
にガラス粉末を付着させ、加熱焼結してガラスパシベー
シヨン層５を形成する。このとき、メサ溝１８の周辺に
浅い段１６が形成されているので、ガラスパシベーシヨ
ン層５は十分な厚さに形成される。こののち、第４図Ｆ
に示すように、全面にアルミニウム蒸着層１９を形成し
、フオトレジスト膜２０を形成し、露光、現像してカソ
ード電極６を形成しようとする部分のみにフオトレジス
ト膜２０を残す。続いて、フオトレジスト膜２０で覆わ
れていないアルミニウム蒸着層１９をエツチング除去し
、フオトレジスト膜２０を除去すると、第４図Ｇに示す
ように、カソード電極６が形成されるので、Ｐ型領域１
にアノード電極７を形成し、図示一点鎖線位置から切断
分離すると、第３図に示すような半導体装置が得られる
。このような製造方法によれば、先に述べた問題点はな
くなるが、浅い段１６｝よびメサ溝１８を形成するため
に、それぞれフオトレジスト膜１７，２０の形成、目合
せ、露光、現像といつた煩雑な工程が必要になシ面倒で
ある。のみならず、フオトレジスト膜１５，１７は一般
にガラスマスク等の傷やゴミ等に基因してピンホールが
生じやすく、もしフオトレジスト膜１５にピンホールが
あると、絶縁膜４のエツチング時に、フオトレジスト膜
１５の下部の絶縁膜４がエツチングされてピンホールが
できやすい。もし、絶縁膜４の不所望部分にピンホール
があると、後の段１６の形成時に、半導体基板１０の不
所望部分がエツチン７されるし、メサ溝１８の形成時に
その不所望部分のエツチングが進行して、ＰＮ接合３に
達する場合もあつた。それゆえ、本発明の主たる目的は
、第３図に示すような構造の半導体装置を簡単に製造で
きる方法を提供することにある。
本発明は要約すると、開口を有する絶縁膜の上に、この
絶縁膜よりも小面積のワツクス層を形成し、まず絶縁膜
とワツクス層をマスクとしてＰＮ接合を超える深さのメ
サ溝を形成し、次いでワツクス層をマスクとして、ワツ
クス層からはみ出している絶縁膜をエツチング除去した
のち、メサ溝の周辺にＰＮ接合に達しない程度の浅い段
を形成することを特徴とする。
絶縁膜よりも小面積のワツクス層を形成し、まず絶縁膜
とワツクス層をマスクとしてＰＮ接合を超える深さのメ
サ溝を形成し、次いでワツクス層をマスクとして、ワツ
クス層からはみ出している絶縁膜をエツチング除去した
のち、メサ溝の周辺にＰＮ接合に達しない程度の浅い段
を形成することを特徴とする。
本発明の上述の目的卦よびその他の目的と特徴は図面を
参照して行なう以下の詳細な説明から一層明らかとなろ
う。
参照して行なう以下の詳細な説明から一層明らかとなろ
う。
まず、第５図Ａに示すように、Ｐ型領域１，Ｎ型領域２
｝よびＰＮ接合３を有する半導体基板１０を用意し、Ｎ
一型領域２の全面に絶縁膜４を形成し、絶縁膜４の上に
開口２１ａを有するフオトレジスト膜２１を形成する。
｝よびＰＮ接合３を有する半導体基板１０を用意し、Ｎ
一型領域２の全面に絶縁膜４を形成し、絶縁膜４の上に
開口２１ａを有するフオトレジスト膜２１を形成する。
次に、第５図Ｂに示すように、フオトレジスト膜２１の
開口２１ａから露出している絶縁膜４をエツチング除去
し、続いて絶縁膜４の上にこの絶縁膜４よ勺も小面積の
ワツクス層２２を形成する。こののち、第５図Ｃに示す
ように、ワツクス層２２および絶縁膜４をマスクとして
、半導体基板１０をエツチングして、ＰＮ接合３を超え
る深さのメサ溝２３を形成する。このとき、絶縁膜４の
中央部にピンホールがあつても、ワツクス層２２が被覆
されているので、不二所望部分がエツチングされること
はない。次に、第５図Ｄに示すように、ワツクス層２２
をマスクとして、このワツクス層２２からはみ出してい
る絶縁膜４をエツチング除去し、続いて露出したメサ溝
２３の周辺をエツチングして、メサ溝２３の周辺にＰＮ
接合３に達しない程度の浅い段２４を形成して、ワツク
ス層２２を除去する。こののち、第５図Ｅに示すように
、メサ溝２３およびその周辺の段２４の上にガラスパシ
ベーシヨン層５を形成する。次に、第５図Ｆに示すよう
に、全面にア，ルミニウム蒸着層２５を形成し、その上
にフオトレジスト膜２６を形成し、露光、現像してカソ
ード電極６を形成しようとする部分のみにフオトレジス
ト膜２６を残す。続いて、第５図Ｇに示すように、露出
しているアルミニウム蒸着層２５をエツチングして、フ
オトレジスト膜２６を除去すると、カソード電極６が形
成される。最後にＰ型領域１にアノード電極７を形成し
て、図示一点鎖線位置から切断分離すると、第６図に示
すような半導体装置が得られる。本発明の製造方法によ
ると、第５図Ｂないし第５図Ｄに示すように、絶縁膜４
の上に、この絶縁膜４よりも小面積のワツクス層２２を
形成し、ワツクス層２２を利用して、周辺に浅い段２４
を有するメサ溝２３が、従来のフオトレジスト膜１７を
用いるよりも格段に簡単に形成でき、しかも絶縁膜４が
ワツクス層２２で被覆された状態で深いメサ溝２３を形
成するので、絶縁膜４のピンホールによつて不所望部分
がエツチングされるといつたことがなくなるという効果
を奏する。
開口２１ａから露出している絶縁膜４をエツチング除去
し、続いて絶縁膜４の上にこの絶縁膜４よ勺も小面積の
ワツクス層２２を形成する。こののち、第５図Ｃに示す
ように、ワツクス層２２および絶縁膜４をマスクとして
、半導体基板１０をエツチングして、ＰＮ接合３を超え
る深さのメサ溝２３を形成する。このとき、絶縁膜４の
中央部にピンホールがあつても、ワツクス層２２が被覆
されているので、不二所望部分がエツチングされること
はない。次に、第５図Ｄに示すように、ワツクス層２２
をマスクとして、このワツクス層２２からはみ出してい
る絶縁膜４をエツチング除去し、続いて露出したメサ溝
２３の周辺をエツチングして、メサ溝２３の周辺にＰＮ
接合３に達しない程度の浅い段２４を形成して、ワツク
ス層２２を除去する。こののち、第５図Ｅに示すように
、メサ溝２３およびその周辺の段２４の上にガラスパシ
ベーシヨン層５を形成する。次に、第５図Ｆに示すよう
に、全面にア，ルミニウム蒸着層２５を形成し、その上
にフオトレジスト膜２６を形成し、露光、現像してカソ
ード電極６を形成しようとする部分のみにフオトレジス
ト膜２６を残す。続いて、第５図Ｇに示すように、露出
しているアルミニウム蒸着層２５をエツチングして、フ
オトレジスト膜２６を除去すると、カソード電極６が形
成される。最後にＰ型領域１にアノード電極７を形成し
て、図示一点鎖線位置から切断分離すると、第６図に示
すような半導体装置が得られる。本発明の製造方法によ
ると、第５図Ｂないし第５図Ｄに示すように、絶縁膜４
の上に、この絶縁膜４よりも小面積のワツクス層２２を
形成し、ワツクス層２２を利用して、周辺に浅い段２４
を有するメサ溝２３が、従来のフオトレジスト膜１７を
用いるよりも格段に簡単に形成でき、しかも絶縁膜４が
ワツクス層２２で被覆された状態で深いメサ溝２３を形
成するので、絶縁膜４のピンホールによつて不所望部分
がエツチングされるといつたことがなくなるという効果
を奏する。
な卦、上記実施例はダイオードについて説明したが、ト
ランジスタ、サイリスタ等に訃いても同様に実施できる
ものである。
ランジスタ、サイリスタ等に訃いても同様に実施できる
ものである。
第１図は従来のガラスパシベーシヨン型ダイオードの縦
断面図、第２図ＡないＬ第２図Ｅは従来の製造方法の各
工程における半導体基板の縦断面図、第３図は本発明の
前提となるガラスパシペーシヨン型ダイオードの縦断面
図、第４図Ａないし第４図Ｇは本発明の前提となる製造
方法の各工程に訃ける半導体基板の縦断面図、第５図Ａ
ないし第５図Ｇは本発明方法の各工程における半導体基
板の縦断面図である。 ３・・・・・・ＰＮ接合、４・・・・・・絶縁膜、５・
・・・・・ガラスパシベーシヨン層、１０・・・・・・
半導体基板、２１，２６・・・・・・フオトレジスト膜
、２２・・・・・・ワツクス層、２３・・・・・・メサ
溝、２４・・・・・・段部、２５・・・・・・アルミニ
ウム蒸着層。
断面図、第２図ＡないＬ第２図Ｅは従来の製造方法の各
工程における半導体基板の縦断面図、第３図は本発明の
前提となるガラスパシペーシヨン型ダイオードの縦断面
図、第４図Ａないし第４図Ｇは本発明の前提となる製造
方法の各工程に訃ける半導体基板の縦断面図、第５図Ａ
ないし第５図Ｇは本発明方法の各工程における半導体基
板の縦断面図である。 ３・・・・・・ＰＮ接合、４・・・・・・絶縁膜、５・
・・・・・ガラスパシベーシヨン層、１０・・・・・・
半導体基板、２１，２６・・・・・・フオトレジスト膜
、２２・・・・・・ワツクス層、２３・・・・・・メサ
溝、２４・・・・・・段部、２５・・・・・・アルミニ
ウム蒸着層。
Claims (1)
- １ 半導体基板の主表面に開口を有する絶縁体を形成す
るとともに、この絶縁膜上に絶縁膜よりも小面積のワッ
クス層を形成する工程と、前記絶縁膜の開口から露出す
る半導体基板をエッチングしてメサ溝を形成する工程と
、前記ワックス層からはみ出している絶縁膜を除去し、
絶縁膜を除去したあとの半導体基板の主表面をエッチン
グして前記メサ溝の周辺にメサ溝よりも浅い段を形成す
る工程と、前記メサ溝およびその周辺の浅い段にパッシ
ベーション膜を形成する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285079A JPS592375B2 (ja) | 1979-02-27 | 1979-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285079A JPS592375B2 (ja) | 1979-02-27 | 1979-02-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55115337A JPS55115337A (en) | 1980-09-05 |
| JPS592375B2 true JPS592375B2 (ja) | 1984-01-18 |
Family
ID=12094185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2285079A Expired JPS592375B2 (ja) | 1979-02-27 | 1979-02-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592375B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209082A (ja) * | 1988-02-17 | 1989-08-22 | Hideaki Otaka | 雪上滑走用具 |
-
1979
- 1979-02-27 JP JP2285079A patent/JPS592375B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209082A (ja) * | 1988-02-17 | 1989-08-22 | Hideaki Otaka | 雪上滑走用具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55115337A (en) | 1980-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853343A (en) | Method for fabricating a semiconductor integrated circuit device having thick oxide films and groove etch and refill | |
| EP0558100B1 (en) | Bipolar transistor | |
| JPH051623B2 (ja) | ||
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| JPH09167777A (ja) | 半導体装置及びその製造方法 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| US4409609A (en) | Semiconductor device and method of manufacturing the same | |
| JPS592375B2 (ja) | 半導体装置の製造方法 | |
| JP3274349B2 (ja) | 半導体装置 | |
| JPH0715991B2 (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPS60130163A (ja) | 半導体集積回路 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPH0550138B2 (ja) | ||
| JP3222344B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPS5910274A (ja) | Ｍｉｓ型半導体装置 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JPS63138772A (ja) | シヨツトキバリア形半導体装置およびその製造方法 | |
| JPS6222266B2 (ja) | ||
| JPS587057B2 (ja) | ハンドウタイソウチ | |
| JPH0713999B2 (ja) | 半導体装置の製造方法 |