JPS5923928A - パルス性雑音の低減装置 - Google Patents

パルス性雑音の低減装置

Info

Publication number
JPS5923928A
JPS5923928A JP13329682A JP13329682A JPS5923928A JP S5923928 A JPS5923928 A JP S5923928A JP 13329682 A JP13329682 A JP 13329682A JP 13329682 A JP13329682 A JP 13329682A JP S5923928 A JPS5923928 A JP S5923928A
Authority
JP
Japan
Prior art keywords
signal
circuit
noise
pulse
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13329682A
Other languages
English (en)
Other versions
JPS632495B2 (ja
Inventor
Yukinobu Ishigaki
石垣 行信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP13329682A priority Critical patent/JPS5923928A/ja
Priority to DE8383304243T priority patent/DE3377254D1/de
Priority to US06/516,242 priority patent/US4626788A/en
Priority to KR1019830003356A priority patent/KR860001342B1/ko
Priority to EP83304243A priority patent/EP0099760B1/en
Publication of JPS5923928A publication Critical patent/JPS5923928A/ja
Publication of JPS632495B2 publication Critical patent/JPS632495B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、オーディオ機器、う/オ受信機、テレビ/ヨ
/受像(幾、ビデオ・ディスク・プレーヤなどにおける
オーディオ信号系へ外部から混入したパルス性雑音の低
減が聴感的に良好に行なわね5るようにしたパルス性雑
音の低減装置に関するものである。
(従来技術) オーディオ信号系を有する電気機器あるいは電子機器な
どの各種の機器のオーディオ信号系に対して、パルス性
の雑音、例えば自動車のイグニッンヨノ雑音あるいは他
の電気機器で発生したパルス性の雑音が混入すると、オ
ーディオ信号の品質が劣化してしまうことは周知のとお
りである。
モして一従来、前記したパルス性雑音の混入によって生
じるオーディオ信号の品質の劣化を低減きせる手段とし
ては、(イ)パルス性雑音の生じC,V−る期間iCt
、−ける信号伝送系の利得を低下させたり、あるfは信
号伝送系を遮断(利得がゼOまで低下させる・・・スケ
ルチ回路の採用)して、パルス性雑音の低減を図かろう
とする方法、(p)パルス性雑音の期間における信号の
信号レベルを5パルス性雑音の期間の直前の信号レベル
に保持して、パルス性雑音の低減を図かろうとする方法
、などが最も一般的な雑音の低減手段として実用さハて
来ているが、これらの(イ旨(ロ)の手段ではパルス性
雑音の期間中に信号の欠落するという欠点があり、ま1
こ、前期し1こ(イ)、(ロ)の手段の適用によっても
雑音の低減効果が充分に得られないということが問題と
なってい1こ。
ところで、繍音の期間に生、しる信号の欠落を補tH]
するのに、アナログ信号をデジタル信号に変換した後に
、信号の欠落部分と対応する補正信号を線形予測法の適
用によって作り、その補正信号により雑音の期間の信号
の補間を行なうようにすることも、一部カデジタル機器
などで採用されてはpるが、そわの実施に当っては、複
雑高価な回路の使用が必要とされるために、このような
解決手段は一般的なオーディオ機器には応用さJl、て
ぃなV′。
(発明の解決しようとする問題点) 上述のように、信号中に混入しているパルス性雑音の低
減を行なった場合に、パルス性雑音の存在期間と対応し
て信号の欠落が生じるのでは、パルス性雑音の低減によ
っても良好な品質のオーディオ信号が得られなfとい5
ことが問題になるのであり、また、前記した問題点の解
決のための、信号σ)欠落部分の補間に際して、複雑で
高価な回路の使用が必要とされるということは、一般的
なオーディオ機器に対する適用が困難であるとv5こと
が問題となる。
(問題点を解決する1こめの手段) 本発明は、サンプルホールド回路と、微分回路、ゲート
回路及び、入力電圧値に応じて積分時定敬が変化するよ
うに構成さt′lだ可変積分時定数の積分回路などより
なる簡単な回路構成のアナログ回路によって、パルス性
雑音の期間の信号の欠落部分を補間できるような補正信
号を作り出し、それにより品質の良好なオーディオ信号
が得ら第1るよ5にしたパルス性雑音の低減装置を提供
するものである。
(実施例) 以下、添付図面を参照して本発明のパルス性雑音の低減
装置の具体的な内容につfて詳細に説明する。第1図は
本発明のパルス性雑音の低減装置の一実施態様のブロッ
ク図であって、この第1図におfて、■はパルス性雑音
が混入されている入力オーディオ信号S、の入力端子、
2は遅延回路、C8Gはパルス性雑音検出(ロ)路3と
パルス整形回路4とによって構成されている制御信号発
生回路であって、この制御信号発生回路C8Gからは、
入力オーディオ信号S、に混入されてfるパルス性雑音
の存在する期間と対応するパルス巾の制御信号S2が発
生される。
制御信号発生回路C8Gにおけるパルス性雑音検出回路
3及びパルス整形回路4としては、そねぞれ周知構成の
ものの内から適当なものが選択使用されてよい。
ところで、制御信号発生回路C8Gから発生さハ応して
でることが必要とさ第1るが、制御信号発生回路C8G
において、入力オーディオ信号中に混入されているパル
ス性雑音を検出し、そわに応じ℃前記のパルス性雑音の
存在する期間と対応するパルス巾の制御信号S2が発生
さハるまでには、使用さJするパルス性雑音の検出回路
3σ)動作特性に応じて定まる所定の時間遅れが生じて
fるから、入力オーディオ信号中に混入されてfるパル
ス性雑音と、そのパルス性雑音と対応して発生さt+1
こ制御信号との間の時間差に略々等しい遅延時間を有す
る遅延回路2により入力端子lに供給された入力オーデ
ィオ信号を遅延させて、前記した制御信号S2によって
行なわれるべき各種の信号処理が、人力オーディオ信号
におけるパルス性雑音の存在位置で正しく行なわれろよ
うにする。第2図のaで示す入力オーディオ信号S、は
一遅延回路2によって所要の時間遅延が与えられた状態
の入力、オーディオ信号S1であり、第2図のaで示さ
れている入力オーディオ信号S、に混入されているパル
ス性雑音の存在位置と、第2図のbで示さJlでいる制
御信号S2の時間軸上の位置とは正しく一致している。
なお、第2図では入力オーディオ信号に対して、時刻t
、→t2、時刻t3→t4、時刻t、→t6の各期間に
パルス性雑音N、 、 N2. N3が混入してfるも
のとして例示されている。
第1図において、遅延回路2から出力さ牙また入力オー
ディオ信号S1は第1のザンブルホール1−回路5と微
分回路6とに供給されるが、前記の第1のサンプルホー
ルド回路5は、それに入力された第2図aの入力オーデ
ィオ信号S、に混入されている各パルス性雑音N+ +
 N2 + N3n存在期間の直前の信号S1の信号1
/ベルを、パルス性雑音の存在期間にわたって保持する
ような動作を制御信号S2の制御の下に行なう。
したがって、前記した第1のサンプルホールド回路5か
らは第2図のCで示す信号S3が出力、され、この信号
S3は加算回路10に与えらねる。微分回路6では、第
2図のaで示す信号S、を微分した第2図のdで示すよ
うな信号S、を出力しで、そJlを第2のサンプルボー
ルド回路7に与える。
第2の→ノー/プルボールド回路7は、第2図のdに示
さJlている信号S4における制御信号S2のパルス1
1〕の期間(入力オーディオ信号S、における各パルス
性雑音r’l+ + N2 + N3F+存在する期間
と同じ)の直前の時間位置の信号の信号レベルを、制御
信号S2のパルス巾の期間にわたって保持するように動
作するから、第2のサンプルポール1−回路7からは第
2図のeに示すような信号S、が出力されで、そJlが
ケート回路8に供給される。
ゲート回路8は、制御信号820期間中だけにゲートを
開くように動作するから、ゲート回路8からの出力信号
は、第2図のfに示すよ5な信号S6となる。
ケート回路8からの出力信号S6は、スカ電圧値に応じ
て積分時定数が変化するように構成さねた可変積分時定
数の積分回路9に与えられ、可変積分時定数の積分回路
9では、そねに入力さハた第2図のfに示されているよ
うな信号S6を積分して第2図のgに示さJlているよ
5な補正信号S7として出力し、そねを加算回路10に
与える。
加算回路10では、既述した第1のサンプルホールド回
路5の出力信号S3(第2図のC)と、可変積分時定数
の積分回路9から出力さ第1に補正信号S7とを加算し
、第2図のhに示すような信号S8を出力端子11に出
力する。
この出力端子11に出力される信号S8は、人力オーデ
ィオ信号S1のパルス性雑音N、 、 N2. N3が
、第1のサンプルホー111回路5におけろ;1−  
/レト動作によって除去さねた状態の信号S、に対して
、微分回路6、第2のサンプルホールド回路7、ケート
回路8及び可変積分時定数の積分回路9などの一連の回
路の動作によって作られた補正信号S7が加算さJする
ことにより、もとのオーディオ信号(希望信号)の波形
に近似した波形で聴感的に不自然きの少ない信号となさ
ねてfるのである。
第1のサンプルボールド回路5の出力信号S、に対して
加算器10で加算されるべき補正信号S7としでは、入
力オーディオ信号S、における各パルス性雑音の期間が
、第1のサンプルホールド回路5によって、それぞれの
パルス性雑音の期間の直前の信号レベルに保持さ1また
ことにより失なわれた原信号(希望信号)の傾斜情報を
復原させうるようなものでなげねばならないが、そのよ
5な補正信号S7は前記した一連の回路、すなわち、微
分回路6、第2のサンプルホールド回路7、ゲート回路
8及び可変積分時定数の積分回路9などの一連の回路に
よって容易に作ることができる。
上記の点を具体的に説明すると次のとおりである。パル
ス性雑音の混入により前述のようにして失なわれる原信
号(希望信号)の傾斜情報は、原信号に対するパルス性
雑音の混入が、第2図のaのパルス性雑音N1のように
、原信号の波形の頂上部分の比較的平らな部分に混入し
た場合と、第2図のaのパルス性雑音N2のように、原
信号の交流軸線部分、すなわち原信号中で最大の傾斜を
示す部分に混入した場合と、第2図のaのパルス性雑音
N3のように、原信号における波形の頂上部と交流軸線
との中間の部分で、傾斜の程度が中程度の部分に混入し
た場合とにおいてそれぞれ異なるから、第2図のaにお
けるパルス性雑音N、 、 N2. N3の混入によっ
て原信号から失なわねることKなる傾斜情報と対応して
発生させるべき補正48号S7としては、パルス性雑音
N1が混入してI/−た原信号部分と対応する部分に用
いら4る補正信号は、第2園中で時刻も、→t2に示さ
れている補正信号S7(第2図のg)のようにその傾斜
が最も緩く、また、パルス性雑音N2が混入してV−タ
原信号部分と対応する部分に用いられる補正信号は、第
2図中で時刻t3→t4に示されている補正信号(第2
図のg)のようK、その傾斜が最も急で、さらK、パル
ス性雑音N3が混入してfた原信号部分と対応する部分
に用いられる補正信号は、第2図中で時刻t、→t6に
示されている補正信号S?(第2図のg)のようK、そ
の傾斜が中程度のものとなさねなげねばならなfo そして、第2図のgに示すような補正信号S7のように
、そわぞれ異なる傾斜を示す信号は、原信号の傾斜情報
を極性と電圧値とで表わしているような信号S6(第2
図のf)を、入力電圧値に従って積分時定数が変化する
ように構成さJlてfる可変積分時定数の積分回路91
C与えて、その積分回路9からの出力信号として得るこ
とができる。
また、前記のように極性と電圧値とによって原信号の傾
斜情報を表わしているような信号S6は5人カオーディ
オ侶号S、(第2図のa)を微分回路6によって微分し
て得1こ信号S1、すなわち原信号(希望信号)に対し
て90度の位相差を示しCV−るとともに、信号S1に
おけるパルス性雑音の微分信号がパルス性雑音の存在期
間と対応して生じている七〇レベルに重畳さJlている
状態の信号S4(第2図のd)におけるセロの区間の開
始位置の縁部の情報(ゼロ区間の開始位置の縁部は、原
゛信号の傾斜の向きに応じで、立上がり縁となったり、
あるいは立下がり縁となったりしており、また、原信号
における傾斜の程度に応じて縁部の長さが変化してψる
)に基づいて作り出すことができる。。
すなわち、微分回路6からの出力信号S4(第2図のd
)を第2のサンプルホールド回路7に与えて、この第2
のサンプルホールド回路7で信号S4におけるゼロ区間
が、前記のゼロ区間の直前の信号S4の信号レベルの状
態に保持さJlている状態のホールト期間となされてい
る信号S、を作り、前記の信号S、におけるボールド期
間の信号だけをゲート回路8で抜出すと、第2図のfに
示すような信号S6が得らねるのであり、この信号S6
は前述のように微分回路6からの出力信号s4における
セロ区間の開始位置の縁部が有してV−た原信号の傾余
(情報を、極性と電圧値とによって示しているものとな
ってfる。
第2図のfに示されているような信号s6を積分して、
第2図のgに示されてfるような補正信号S7を作り出
す積分回路9は、既述したように、そわに加えらねた入
力信号(信号s6)の電圧値に応じて積分時定数が変化
するような可変積分時定数の積分回路であるが、第3図
に前記した可変積分時定数の積分回路9の具体的な一例
構成を示す。
第3図において、9aは入力端子、9bは出方端子、9
cは制御信号の供給端子であり、これらの各端子9a+
9b+9c  の図面で1号は第1図中に示寸rjJ変
積分時定客夕の積分回路9の7゛uツクにも参考のため
に令Jしである。
第3図において、A、 I 12は演算増幅器、X1〜
X。
はトラン/スフ、R1−R6は抵抗、Cはコンデンサで
あり、ま1こ、SWは制御信号の供給端子9cに供給さ
iする制御信号S2によって開閉制御されるスイッチで
あって、このスイッチは制#信号S2がハイレヘルの状
態のとき九オフの状態になさ第1るよ5な動作を行なう
。なお、このスイッチSWとしては童子スイッチが使用
される。
トラン/スフX1のコレクタは、トラン/スフX3のヘ
ースに接続さねろとともに、抵抗R1を介してプラス電
源+Vccに接続さねており、まTコ、前記のプラス電
源+VccKは一抵抗R1を介してトラン/スフX2の
エミッタと、抵抗R5を介してトラン/スフX5のエミ
ッタとが接続さねでいる。
前記のトラン/スフX3のコレクタにはト、ラン/スタ
X、のコレクタが接続はねており、その接続点Zにはコ
ンデンサCの非接地側と、演算増幅器A20入力端子と
、スイッチSWの固定接点Fとが接続さh−cおり、前
記のスイッチSWの可動接A> yは接地されている。
トラン/スフX、のエミッタは抵抗R3を介してマイナ
ス電源−Vccに接続さねており、まT、―、このマイ
ナス電源−VccKは抵抗R2を介してトラン/スフX
2のコレクタが接続さハてfるとともに、抵抗R6を介
してトう//スタX4のコーミングに接続さJlている
。そして、前記したトラン/スフX2のコレクタはトラ
ン/スフX、のヘースに接続さ1+ている。
第3図示の可変積分時定斂の積分回路9の入力端子9a
に供給さJする信号S、は、既述のようにオーディオ信
号S1に混入しているパルス性雑音が、オーディオ信号
S1の波形上のどのような関係位置に存在してVるのか
によって、そJlの極性や波高値などを異にしているも
のとなっている。
さて、入力端子9aに供給され1こ信号S6は、演算増
幅器A1によって増幅されてY点に出力さねた後にトラ
ン/スフX、 、 X2のヘースに与えらJする。
前記しにトラン/スフX1とトう//スタX2とは、前
記し尺−Y点の電圧が七〇の状態において、トラン/ス
フX3及びトラン/スフX、と抵抗R,,R6とによっ
℃構成さねてfる定電流回路中の点Zの電圧をセロとす
るよ5な基準の動作状態での動作を行な5゜ Y点の電圧が正極性のときは、トラン/スタX1のコレ
クタ電流が増加して、I・う//スクX1のコレクタ抵
抗R1の電圧降下が大きくなり〜そjllcより、トラ
ン/スフX3のコレクタ電流が増加し、また、Y点の正
極性の′電圧によってトう//スタX2のコレクタ電流
が減少し、そ第1によりトう//スクX2のコレクタ抵
抗l(の電圧降下か小きくなって、トラン/スフX4の
コレクタ電流の減少が生じ、定電流回路中のZ点の電圧
は、Y点と回し正極性の7h圧になる。
Y点の電圧が負極性のときは、トラン/スフX1のコレ
クタ電流が減少して、トラン/スフX1のコレクタ抵抗
R1の電圧降下が小さくなり、そ11によりトラン/ス
フX、のコレクタ電流が減少し、ま1こ、Y点の負極性
の電圧によってトランノスタX2のコレクタ電流が増加
し、トラン/スフX2のコレクタ抵抗島の電圧降下が大
きくなって、トラン/スフX、のコレクタ電流の増加が
生じ、定電流回路中のZ点の電圧は、Y点と同じ負極性
の電圧になる。
Ll、−がって、定電流回路中の2点に接続さJ1″C
ψる」ンデ7−1)−Cは、積分回路90入力端子9a
に供イ8さiする信号S6がゼロの場合には充電される
ことがなく、また、信号S6が正極性の場合には、フ/
デ/→ノーCはそilに正電圧が生じるように信号S6
の電圧値に応じて定まる一定な電流値で充電さハで行き
、さらに、信号S6が負極性の場合には、コンデ/すC
はそJlに負電圧が生じるように信号S6の電圧値に応
じて定まる一定な電流値で充電されて行くことになる。
ところで、前記したコンデンサCの両端には、スイッチ
SWの固定接点Fと可動接点Vとが接続さ第1でおり、
スイッチSWは制御信号S2の、・イレヘlしの期間だ
けにオフの状態となって、その期間だけkCコンデノナ
Cに対する充電動作が許容さ第1るから、」ノテ71J
−Cの端子電圧は積分回路g (y供給ζハムニイg号
S。の・くルス「1〕内におし−で信号86の(a)1
に応じf:極性をもち、かつ、信号8.の電圧値にL【
;、して定まる一定の傾斜で内線的Vこ次第に大きくな
る)よ5な変化特性を示す信号S7(第2図のg)とな
さ八ろ。コンデンサCにおげ不)端子′小川の変化か直
線的な11か1特性を示すのは、=+〜テ、/すC()
一対する充電か1う:/ ノア: りX3 + X4、
抵抗R,、R,17xどからなる定霜流回路からの一定
電流によ21.こ行なハフ1るよ’) ICなさ才]て
V・る力・らである。
可変積分時定μの積分回路9によ−3て作らノ11こ第
2図のgに示す補正信号S7は、希望信号(原信号)K
おけるパルス性雑音の存在期間の希望信号の傾斜を近似
的に直線補Jul L ’1ろよ5なものとなっており
、シT、二がって、第1の一す−ンプルポール!回路5
の出カイ5号S3と前記しTこ補正信号8□とが加貞−
回路10におVて加算さJlてイ尋らハろ出力信号S8
は、第2図のhに示ざJlてfるよ51で原信号に近似
し1こ波形を有するものとなる。
(効果) 以上、詳細に説明したところから明らかなように、本発
明のパルス性雑音の低減装置は、パルス性雑音の混入し
Tこ期間に、単に伝送系の利得の減衰を行なうようにし
たり、あるいはパルス性雑音の期IW中の信号のレベル
を、パルス性雑音の直前の信号の悄号しヘルに保持する
よ5にしたりして、パルス性雑音の低減を図かろよ51
.でした既述した従来法に」こるパルス性雑音の低減装
置とは異なり、パルス性雑音の期間で生じる信号の欠落
の補1jも行なわハるために、聴感的に不自然さを起こ
すことなくバ、2ス性の雑音の低減を効果的に行な5こ
とがb]能であり、ま1こ、欠落信号の補間のための回
路構成も簡単なフ′プログ回路で実現できろ1こめに、
低コストで性能の優ねたオーティオ機器を容易に提供す
ることができる。
なお、本発明のノ:ルス性雑音の低減装置は、パルス性
雑音の生じている時間巾が狭い場合には充分な効果を期
待できるが、・シルス性雑音の生じてψる時間中の広い
場合には補正効果がやや低下することかある。しかしな
がら、自動車やオートバイなどによるイグニッション雑
音、電動機が内蔵さilている電気機?七から発生され
るパルス性雑音、オーディオディスクに付着している塵
埃や傷などで発生するポツプ雑音、ビデオディスクの信
号欠落時に音声信号に生じるドロップアウト雑音、その
他のパルス性雑音に有効に応用さ槍15ることは勿論で
ある。
【図面の簡単な説明】
第1図は、本発明のパルス性雑音の低減装置の一実施態
様のブロック図、第2図は動作説明用の波形図、第3図
は可変積分時定数の積分回路の一例構成のものの回路図
である。 l・・入力端子、2・・・遅延回路、C8G ・制御信
号発生回路、310.バ、2ス性雑音検出回路、4・パ
ルス整形回路、5.7・・・第11第20す/プルボー
ルド回路、6・・・微分回路、8・・ゲート回路、9・
・可変積分時定Vの積分回路、lO加算回路、11・・
・出力端子、 ’−C3G 竿  1  図 冗  3   図 升? 雨  2   ロ

Claims (1)

  1. 【特許請求の範囲】 1、 パルス性雑音を含む入力オーディオ信号中のパル
    ス性雑音を検出し、前記のパルス性雑音が生じている期
    間と対応するパルス巾を有する制御信号を発生させる手
    段と、入力オーディオ信号中のパルス性雑音と対応して
    前記した制御信号の発生手段で発生された制御信号と、
    その制御信号と対応するパルス性雑音との間の時間差に
    略々等しい遅延時間を有する遅延回路によって、パルス
    性雑音を含む入力オーディオ信号を遅延させた後に、前
    記の制御信号がサンプリングパルスとして供給されてf
    る第1のサンプリングホールト回路と微分回路とに与え
    る手段と、前記の第1のサン、プルホールド回路の出力
    信号を加算回路へそれの一方入力信号として与える手段
    と、前記[一定微分回路の出力信号を前記した制御信号
    がサンプリングパルスとして供給されている第2のサン
    プルホールド回路に与える手段と、前記の第2カサンプ
    ルホールド回路の出力信号を、前記した制御信号がゲー
    ト信号として供給されているゲート回路に与える手段と
    、前記したゲート回路の出力信号を、入力電圧値に応じ
    て積分時定数が変化するように構成さfまた可変積分時
    定数の積分回路に与えて補正信号を得る手段と、前記の
    補正信号を加算回路へそ第1の他方入力信号として与え
    て、補正信号と前記した第1のサンプルホールド回路の
    出力信号とを加算して、加算回路よりパルス性雑音の低
    減されたオーディオ信号を出力させる手段とからなるパ
    ルス性雑音の低減装置 2、可変積分時定数の積分回路として、直線的な積分特
    性を有するものを用いた特許請求の範囲第1項に記載の
    パルス性雑音の低減装置3 可変積分時定数の積分(ロ
    )路として、失ねに入力される信号の極性と対応した極
    性の積分出力信号が得らねるようなものとして構成され
    たものを用いた特許請求の範囲第1項に記載のパルス性
    雑音の低減装置
JP13329682A 1982-07-21 1982-07-30 パルス性雑音の低減装置 Granted JPS5923928A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13329682A JPS5923928A (ja) 1982-07-30 1982-07-30 パルス性雑音の低減装置
DE8383304243T DE3377254D1 (en) 1982-07-21 1983-07-21 Circuit for reconstructing noise-affected signals
US06/516,242 US4626788A (en) 1982-07-21 1983-07-21 Circuit for reconstructing noise-affected signals
KR1019830003356A KR860001342B1 (ko) 1982-07-21 1983-07-21 펄스성 잡음의 저감장치
EP83304243A EP0099760B1 (en) 1982-07-21 1983-07-21 Circuit for reconstructing noise-affected signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13329682A JPS5923928A (ja) 1982-07-30 1982-07-30 パルス性雑音の低減装置

Publications (2)

Publication Number Publication Date
JPS5923928A true JPS5923928A (ja) 1984-02-07
JPS632495B2 JPS632495B2 (ja) 1988-01-19

Family

ID=15101333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13329682A Granted JPS5923928A (ja) 1982-07-21 1982-07-30 パルス性雑音の低減装置

Country Status (1)

Country Link
JP (1) JPS5923928A (ja)

Also Published As

Publication number Publication date
JPS632495B2 (ja) 1988-01-19

Similar Documents

Publication Publication Date Title
US3992582A (en) Reverberation sound producing apparatus
US5122718A (en) Gain/phase compensation circuit for use in servo control system of optical disk device
JPS6035838A (ja) パルス性雑音の低減装置
JPH08111792A (ja) 画像輪郭強調器
JPS6035837A (ja) パルス性雑音の低減装置
US4531095A (en) Impulse noise reduction by linear interpolation having immunity to white noise
KR860001342B1 (ko) 펄스성 잡음의 저감장치
JPS6031319A (ja) パルス性雑音の低減装置
JP3088234B2 (ja) 映像信号受信装置における適応形クランプ回路
JPS632497B2 (ja)
JPS632496B2 (ja)
JPS6313523A (ja) パルス性雑音の低減装置
JPS632493B2 (ja)
JPS638654B2 (ja)
JPS6313524A (ja) パルス性雑音の低減装置
JPS6322741B2 (ja)
JPS632495B2 (ja)
JP2885374B2 (ja) ホールド回路
JPS632494B2 (ja)
JPS632498B2 (ja)
JPS6319923A (ja) パルス性雑音の低減装置
JPS632499B2 (ja)
JPS59165528A (ja) パルス性雑音の低減装置
JPS6322742B2 (ja)
JPS6325544B2 (ja)