JPS632493B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、オーデイオ機器、ラジオ受信機、テ
レビジヨン受像機、ビデオ・デイスク・プレーヤ
などにおけるオーデイオ信号系へ外部から混入し
たパルス性雑音の低減が聴感的に良好に行なわれ
うるようにしたパルス性雑音の低減装置に関する
ものである。

（従来技術） オーデイオ信号系を有する電気機器あるいは電
子機器などの各種の機器のオーデイオ信号系に対
して、パルス性の雑音、例えば自動車のイグニツ
シヨン雑音あるいは他の電気機器で発生したパル
ス性の雑音が混入すると、オーデイオ信号の品質
が劣化してしまうことは周知のとおりである。

そして、従来、前記したパルス性雑音の混入に
よつて生じるオーデイオ信号の品質の劣化を低減
させる手段としては、(イ)パルス性雑音の生じてい
る期間における信号伝送系の利得を低下させた
り、あるいは信号伝送系を遮断（利得がゼロまで
低下させる……スケルチ回路の採用）して、パル
ス性雑音の低減を図かろうとする方法、(ロ)パルス
性雑音の期間における信号の信号レベルを、パル
ス性雑音の期間の直前の信号レベルに保持して、
パルス性雑音の低減を図かろうとする方法、など
が最も一般的な雑音の低減手段として実用されて
来ているが、これらの(イ)、(ロ)の手段ではパルス性
雑音の期間中に信号の欠落するという欠点があ
り、また、前期した(イ)、(ロ)の手段の適用によつて
も雑音の低減効果が充分に得られないということ
が問題となつていた。

ところで、雑音の期間に生じる信号の欠落を補
間するのに、アナログ信号をデジタル信号に変換
した後に、信号の欠落部分と対応する補正信号を
線形予測法の適用によつて作り、その補正信号に
より雑音の期間の信号の補間を行なうようにする
ことも、一部のデジタル機器などで採用されては
いるが、それの実施に当つては、複雑高価な回路
の使用が必要とされるために、このような解決手
段は一般的なオーデイオ機器には応用されていな
い。

（発明の解決しようとする問題点） 上述のように、信号中に混入しているパルス性
雑音の低減を行なつた場合に、パルス性雑音の存
在期間と対応して信号の欠落が生じるのでは、パ
ルス性雑音の低減によつても良好な品質のオーデ
イオ信号が得られないということが問題になるの
であり、また、前記した問題点の解決のための、
信号の欠落部分の補間に際して、複雑で高価な回
路の使用が必要とされるということは、一般的な
オーデイオ機器に対する適用が困難であるという
ことが問題となる。

（問題点を解決するための手段） 本発明は、サンプルホールド回路と、微分回
路、ゲート回路及び、入力電圧値に応じて積分時
定数が変化するように構成された可変積分時定数
の積分回路などよりなる簡単な回路構成のアナロ
グ回路によつて、パルス性雑音の期間の信号の欠
落部分を補間できるような補正信号を作り出し、
それにより品質の良好なオーデイオ信号が得られ
るようにしたパルス性雑音の低減装置を提供する
ものである。

（実施例） 以下、添付図面を参照して本発明のパルス性雑
音の低減装置の具体的な内容について詳細に説明
する。第１図は本発明のパルス性雑音の低減装置
の一実施態様のブロツク図であつて、この第１図
において、１はパルス性雑音が混入されている入
力オーデイオ信号S₁の入力端子、２は遅延回路、
CSGはパルス性雑音検出回路３とパルス整形回
路４とによつて構成されている制御信号発生回路
であつて、この制御信号発生回路CSGからは、
入力オーデイオ信号S₁に混入されているパルス性
雑音の存在する期間と対応するパルス巾の制御信
号S₂が発生される。

制御信号発生回路CSGにおけるパルス性雑音
検出回路３及びパルス整形回路４としては、それ
ぞれ周知構成のものの内から適当なものが選択使
用されてよい。

ところで、制御信号発生回路CSGから発生さ
れる制御信号S₂は、入力オーデイオ信号中に混入
されているパルス性雑音の時間軸の位置と正しく
対応していることが必要とされるが、制御信号発
生回路CSGにおいて、入力オーデイオ信号中に
混入されているパルス性雑音を検出し、それに応
じて前記のパルス性雑音の存在する期間と対応す
るパルス巾の制御信号S₂が発生されるまでには、
使用されるパルス性雑音の検出回路３の動作特性
に応じて定まる所定の時間遅れが生じているか
ら、入力オーデイオ信号中に混入されているパル
ス性雑音と、そのパルス性雑音と対応して発生さ
れた制御信号との間の時間差に略々等しい遅延時
間を有する遅延回路２により入力端子１に供給さ
れた入力オーデイオ信号を遅延させて、前記した
制御信号S₂によつて行なわれるべき各種の信号処
理が、入力オーデイオ信号におけるパルス性雑音
の存在位置で正しく行なわれるようにする。第２
図のａで示す入力オーデイオ信号S₁は、遅延回路
２によつて所要の時間遅延が与えられた状態の入
力オーデイオ信号S₁であり、第２図のＡで示され
ている入力オーデイオ信号S₁に混入されているパ
ルス性雑音の存在位置と、第２図のｂで示されて
いる制御信号S₂の時間軸上の位置とは正しく一致
している。

なお、第２図では入力オーデイオ信号に対し
て、時刻t₁→t₂、時刻t₃→t₄、時刻t₅→t₆の各期間
にパルス性雑音N₁，N₂，N₃が混入しているもの
として例示されている。

第１図において、遅延回路２から出力された入
力オーデイオ信号S₁は第１のサンプルホールド回
路５に供給されるが、この第１のサンプルホール
ド回路５は、それに入力された第２図ａの入力オ
ーデイオ信号S₁に混入されている各パルス性雑音
N₁，N₂，N₃の存在期間の直前の信号S₁の信号レ
ベルを、パルス性雑音の存在期間にわたつて保持
するような動作を制御信号S₂の制御の下に行な
う。

したがつて、前記した第１のサンプルホールド
回路５からは第２図のｃで示す信号S₃が出力さ
れ、この信号S₃は加算回路１０と微分回路６とに
与えられる。微分回路６では、第２図のｃで示す
信号S₃を微分した第２図のｄで示すような信号S₄
を出力して、それを第２のサンプルホールド回路
７に与える。

第２のサンプルホールド回路７は、第２図のｄ
に示されている信号S₄における制御信号S₂のパル
ス巾の期間（入力オーデイオ信号S₁における各パ
ルス性雑音N₁，N₂，N₃の存在する期間と同じ）
の直前の時間位置の信号の信号レベルを、制御信
号S₂のパルス巾の期間にわたつて保持するように
動作するから、第２のサンプルホールド回路７か
らは第２図のｅに示すような信号S₅が出力され
て、それがゲート回路８に供給される。

ゲート回路８は、制御信号S₂の期間中だけにゲ
ートを開くように動作するから、ゲート回路８か
らの出力信号は、第２図のｆに示すような信号S₆
となる。

ゲート回路８からの出力信号S₆は、入力電圧値
に応じて積分時定数が変化するように構成された
可変積分時定数の積分回路９に与えられ、可変積
分時定数の積分回路９では、それに入力された第
２図のｆに示されているような信号S₆を積分して
第２図のｇに示されているような補正信号S₇とし
て出力し、それを加算回路１０に与える。

加算回路１０では、既述した第１のサンプルホ
ールド回路５の出力信号S₃（第２図のｃ）と、可
変積分時定数の積分回路９から出力された補正信
号S₇とを加算し、第２図のｈに示すような信号S₈
を出力端子１１に出力する。

この出力端子１１に出力される信号S₈は、入力
オーデイオ信号S₁のパルス性雑音N₁，N₂，N₃
が、第１のサンプルホールド回路５におけるホー
ルド動作によつて除去された状態の信号S₃に対し
て、微分回路６、第２のサンプルホールド回路
７、ゲート回路８及び可変積分時定数の積分回路
９などの一連の回路の動作によつて作られた補正
信号S₇が加算されることにより、もとのオーデイ
オ信号（希望信号）の波形に近似した波形で聴感
的に不自然さの少ない信号となされているのであ
る。

第１のサンプルホールド回路５の出力信号S₃に
対して加算器１０で加算されるべき補正信号S₇と
しては、入力オーデイオ信号S₁における各パルス
性雑音の期間が、第１のサンプルホールド回路５
によつて、それぞれのパルス性雑音の期間の直前
の信号レベルに保持されたことにより失なわれた
原信号（希望信号）の傾斜情報を復原させうるよ
うなものでなければならないが、そのような補正
信号S₇は前記した一連の回路、すなわち、微分回
路６、第２のサンプルホールド回路７、ゲート回
路８及び可変積分時定数の積分回路９などの一連
の回路によつて容易に作ることができる。

上記の点を具体的に説明すると次のとおりであ
る。パルス性雑音の混入により前述のようにして
失なわれる原信号（希望信号）の傾斜情報は、原
信号に対するパルス性雑音の混入が、第２図のａ
のパルス性雑音N₁のように、原信号の波形の頂
上部分の比較的平らな部分に混入した場合と、第
２図のａのパルス性雑音N₂のように、原信号の
交流軸線部分、すなわち原信号中で最大の傾斜を
示す部分に混入した場合と、第２図のａのパルス
性雑音N₃のように、原信号における波形の頂上
部と交流軸線との中間の部分で、傾斜の程度が中
程度の部分に混入した場合とにおいてそれぞれ異
なるから、第２図のａにおけるパルス性雑音N₁，
N₂，N₃の混入によつて原信号から失なわれるこ
とになる傾斜情報と対応して発生させるべき補正
信号S₇としては、パルス性雑音N₁が混入してい
た原信号部分と対応する部分に用いられる補正信
号は、第２図中で時刻t₁→t₂に示されている補正
信号S₇（第２図のｇ）のようにその傾斜が最も緩
く、また、パルス性雑音N₂が混入していた原信
号部分と対応する部分に用いられる補正信号は、
第２図中で時刻t₃→t₄に示されている補正信号
（第２図のｇ）のように、その傾斜が最も急で、
さらに、パルス性雑音N₃が混入していた原信号
部分と対応する部分に用いられる補正信号は、第
２図中で時刻t₅→t₆に示されている補正信号S₇
（第２図のｇ）のように、その傾斜が中程度のも
のとなされなければならない。

そして、第２図のｇに示すような補正信号S₇の
ように、それぞれ異なる傾斜を示す信号は、原信
号の傾斜情報を極性と電圧値とで表わしているよ
うな信号S₆（第２図のｆ）を、入力電圧値に従つ
て積分時定数が変化するように構成されている可
変積分時定数の積分回路９に与えて、その積分回
路９からの出力信号として得ることができる。

また、前記のように極性と電圧値とによつて原
信号の傾斜情報を表わしているような信号S₆は、
第１のサンプルホールド回路５からの出力信号S₃
（第２図のｃ）を微分回路６によつて微分して得
た信号S₄、すなわち原信号（希望信号）及び信号
S₃などに対して90度の位相差を示しているととも
に、信号S₃におけるホールド期間と対応する期間
がゼロとなされているような信号S₄（第２図のｄ）
におけるゼロの区間の開始位置の縁部の情報（ゼ
ロ区間の開始位置の縁部は、原信号の傾斜の向き
に応じて、立上がり縁となつたり、あるいは立下
がり縁となつたりしており、また、原信号におけ
る傾斜の程度に応じて縁部の長さが変化してい
る）に基づいて作り出すことができる。

すなわち、微分回路６からの出力信号S₄（第２
図のｄ）を第２のサンプルホールド回路７に与え
て、この第２のサンプルホールド回路７で信号S₄
におけるゼロ区間が、前記のゼロ区間の直前の信
号S₄の信号レベルの状態に保持されている状態の
ホールド期間となされている信号S₅を作り、前記
の信号S₅におけるホールド期間の信号だけをゲー
ト回路８で抜出すと、第２図のｆに示すような信
号S₆が得られるのであり、この信号S₆は前述のよ
うに微分回路６からの出力信号S₄におけるゼロ区
間の開始位置の縁部が有していた原信号の傾斜情
報を、極性と電圧値とによつて示しているものと
なつている。

第２図のｆに示されているような信号S₆を積分
して、第２図のｇに示されているような補正信号
S₇を作り出す積分回路９は、既述したように、そ
れに加えられた入力信号（信号S₆）の電圧値に応
じて積分時定数が変化するような可変積分時定数
の積分回路であるが、第３図に前記した可変積分
時定数の積分回路９の具体的な一例構成を示す。

第３図において、９ａは入力端子、９ｂは出力
端子、９ｃは制御信号の供給端子であり、これら
の各端子９ａ，９ｂ，９ｃの図面符号は第１図中
に示す可変積分時定数の積分回路９のブロツクに
も参考のために付してある。

第３図において、A₁，A₂は演算増幅器、X₁〜
X₄はトランジスタ、R₁〜R₆は抵抗、Ｃはコンデ
ンサであり、また、SWは制御信号の供給端子９
ｃに供給される制御信号S₂によつて開閉制御され
るスイツチであつて、このスイツチは制御信号S₂
がハイレベルの状態のときにオフの状態になされ
るような動作を行なう。なお、このスイツチSW
としては電子スイツチが使用される。

トランジスタX₁のコレクタは、トランジスタ
X₃のベースに接続されるとともに、抵抗R₁を介
してプラス電源＋Vccに接続されており、また、
前記のプラス電源＋Vccには、抵抗R₄を介してト
ランジスタX₂のエミツタと、抵抗R₅を介してト
ランジスタX₃のエミツタとが接続されている。

前記のトランジスタX₃のコレクタにはトラン
ジスタX₄のコレクタが接続されており、その接
続点ＺにはコンデンサＣの非接地側と、演算増幅
器A₂の入力端子と、スイツチSWの固定接点Ｆと
が接続されており、前記のスイツチSWの可動接
地Ｖは接地されている。

トランジスタX₁のエミツタは抵抗R₃を介して
マイナス電源―Vccに接続されており、また、こ
のマイナス電源―Vccには抵抗R₂を介してトラン
ジスタX₂のコレクタが接続されているとともに、
抵抗R₆を介してトランジスタX₄のエミツタに接
続されている。そして、前記したトランジスタ
X₂のコレクタはトランジスタX₄のベースに接続
されている。

第３図示の可変積分時定数の積分回路９の入力
端子９ａに供給される信号S₆は、既述のようにオ
ーデイオ信号S₁に混入しているパルス性雑音が、
オーデイオ信号S₁の波形上のどのような関係位置
に存在しているのかによつて、それの極性や波高
値などを異にしているものとなつている。

さて、入力端子９ａに供給された信号S₆は演算
増幅器A₁によつて増幅されてＹ点に出力された
後にトランジスタX₁，X₂のベースに与えられる。

前記したトランジスタX₁とトランジスタX₂と
は、前記したＹ点の電圧がゼロの状態において、
トランジスタX₃及びトランジスタX₄と抵抗R₅，
R₆とによつて構成されている定電流回路中の点
Ｚの電圧をゼロとするような基準の動作状態での
動作を行なう。

Ｙ点の電圧が正極性のときは、トランジスタ
X₁のコレクタ電流が増加して、トランジスタX₁
のコレクタ抵抗R₁の電圧降下が大きくなり、そ
れにより、トランジスタX₃のコレクタ電流が増
加し、また、Ｙ点の正極性の電圧によつてトラン
ジスタX₂のコレクタ電流が減少し、それにより
トランジスタX₂のコレクタ抵抵R₂の電圧降下が
小さくなつて、トランジスタX₄のコレクタ電流
の減少が生じ、定電流回路中のＺ点の電圧は、Ｙ
点と同じ正極性の電圧になる。

Ｙ点の電圧が負極性のときは、トランジスタ
X₁のコレクタ電流が減少して、トランジスタX₁
のコレクタ抵抗R₁の電圧降下が小さくなり、そ
れによりトランジスタX₃のコレクタ電流が減少
し、また、Ｙ点の負極性の電圧によつてトランジ
スタX₂のコレクタ電流が増加し、トランジスタ
X₂のコレクタ抵抗R₂の電圧降下が大きくなつて、
トランジスタX₄のコレクタ電流の増加が生じ、
定電流回路中のＺ点の電圧は、Ｙ点と同じ負極性
の電圧になる。

したがつて、定電流回路中のＺ点に接続されて
いるコンデンサＣは、積分回路９の入力端子９ａ
に供給される信号S₆がゼロの場合には充電される
ことがなく、また、信号S₆が正極性の場合には、
コンデンサＣはそれに正電圧が生じるように信号
S₆の電圧値に応じて定まる一定な電流値で充電さ
れて行き、さらに、信号S₆が負極性の場合には、
コンデンサＣはそれに負電圧が生じるように信号
S₆の電圧値に応じて定まる一定な電流値で充電さ
れて行くことになる。

ところで、前記したコンデンサＣの両端には、
スイツチSWの固定接点Ｆと可動接点Ｖとが接続
されており、スイツチSWは制御信号S₂のハイレ
ベルの期間だけにオフの状態となつて、その期間
だけにコンデンサＣに対する充電動作が許容され
るから、コンデンサＣの端子電圧は積分回路９に
供給された信号S₆のパルス巾内において信号S₆の
極性に応じた極性をもち、かつ、信号S₆の電圧値
に応じて定まる一定の傾斜で直線的に次第に大き
くなるような変化特性を示す信号S₇（第２図のｇ）
となされる。コンデンサＣにおける端子電圧の変
化が直線的な傾斜特性を示すのは、コンデンサＣ
に対する充電がトランジスタX₃，X₄、抵抗R₅，
R₆などからなる定電流回路からの一定電流によ
つて行なわれるようになされているからである。

可変積分時定数の積分回路９によつて作られた
第２図のｇに示す補正信号S₄は、希望信号（原信
号）におけるパルス性雑音の存在期間の希望信号
の傾斜を近似的に直線補間しうるようなものとな
つており、したがつて、第１のサンプルホールド
回路５の出力信号S₃と前記した補正信号S₇とが加
算回路１０において加算されて得られる出力信号
S₈は、第２図のｈに示されているように原信号に
近似した波形を有するものとなる。

（効 果） 以上、詳細に説明したところから明らかなよう
に、本発明のパルス性雑音の低減装置は、パルス
性雑音の混入した期間に、単に伝送系の利得の減
衰を行なうようにしたり、あるいはパルス性雑音
の期間中の信号のレベルを、パルス性雑音の直前
の信号の信号レベルに保持するようにしたりし
て、パルス性雑音の低減を図かるようにした既述
した従来法によるパルス性雑音の低減装置とは異
なり、パルス性雑音の期間で生じる信号の欠落の
補間も行なわれるために、聴感的に不自然さを起
こすことなくパルス性の雑音の低減を効果的に行
なうことが可能であり、また、欠落信号の補間の
ための回路構成も簡単なアナログ回路で実現でき
るために、低コストで性能の優れたオーデイオ機
器を容易に提供することができる。

なお、本発明のパルス性雑音の低減装置は、パ
ルス性雑音の生じている時間巾が狭い場合には充
分な効果を期待できるが、パルス性雑音の生じて
いる時間巾の広い場合には補正効果がやや低下す
ることがある。しかしながら、自動車やオートバ
イなどによるイグニツシヨン雑音、電動機が内蔵
されている電気機器から発生されるパルス性雑
音、オーデイオデイスクに付着している塵埃や傷
などで発生するポツプ雑音、ビデオデイスクの信
号欠落時に音声信号に生じるドロツプアウト雑
音、その他のパルス性雑音に有効に応用されうる
ことは勿論である。

【図面の簡単な説明】

第１図は、本発明のパルス性雑音の低減装置の
一実施態様のブロツク図、第２図は動作説明用の
波形図、第３図は可変積分時定数の積分回路の一
例構成のものの回路図である。 １……入力端子、２……遅延回路、CSG……
制御信号発生回路、３……パルス性雑音検出回
路、４……パルス整形回路、５，７……第１、第
２のサンプルホールド回路、６……微分回路、８
……ゲート回路、９……可変積分時定数の積分回
路、１０……加算回路、１１……出力端子。

Claims (1)

1. 【特許請求の範囲】 １ パルス性雑音を含む入力オーデイオ信号中の
   パルス性雑音を検出し、前記のパルス性雑音が生
   じている期間と対応するパルス巾を有する制御信
   号を発生させる手段と、入力オーデイオ信号中の
   パルス性雑音と対応して前記した制御信号の発生
   手段で発生された制御信号と、その制御信号と対
   応するパルス性雑音との間の時間差に略々等しい
   遅延時間を有する遅延回路によつて、パルス性雑
   音を含む入力オーデイオ信号を遅延させた後に、
   前記の制御信号がサンプリングパルスとして供給
   されている第１のサンプルホールド回路に与える
   手段と、前記した第１のサンプルホールド回路の
   出力信号を加算回路と微分回路とに与える手段
   と、前記の微分回路の出力信号を前記した制御信
   号がサンプリングパルスとして供給されている第
   ２のサンプルホールド回路に与える手段と、前記
   の第２のサンプルホールド回路の出力信号を、前
   記した制御信号がゲート信号として供給されてい
   るゲート回路に与える手段と、前記したゲート回
   路の出力信号を、入力電圧値に応じて積分時定数
   が変化するように構成された可変積分時定数の積
   分回路に与えて補正信号を得る手段と、前記の補
   正信号を加算回路に与えて、補正信号と前記した
   第１のサンプルホールド回路の出力信号とを加算
   して、加算回路よりパルス性雑音の低減されたオ
   ーデイオ信号を出力させる手段とからなるパルス
   性雑音の低減装置。 ２ 可変積分時定数の積分回路として、直線的な
   積分特性を有するものを用いた特許請求の範囲第
   １項に記載のパルス性雑音の低減装置。 ３ 可変積分時定数の積分回路として、それに入
   力される信号の極性と対応した極性の積分出力信
   号が得られるようなものとして構成されたものを
   用いた特許請求の範囲第１項に記載のパルス性雑
   音の低減装置。