JPS632497B2 - - Google Patents

Info

Publication number
JPS632497B2
JPS632497B2 JP57133298A JP13329882A JPS632497B2 JP S632497 B2 JPS632497 B2 JP S632497B2 JP 57133298 A JP57133298 A JP 57133298A JP 13329882 A JP13329882 A JP 13329882A JP S632497 B2 JPS632497 B2 JP S632497B2
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
noise
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57133298A
Other languages
English (en)
Other versions
JPS5923930A (ja
Inventor
Yukinobu Ishigaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP57133298A priority Critical patent/JPS5923930A/ja
Priority to DE8383304418T priority patent/DE3370912D1/de
Priority to EP83304418A priority patent/EP0103385B1/en
Priority to US06/517,985 priority patent/US4517518A/en
Priority to KR1019830003571A priority patent/KR860001128B1/ko
Publication of JPS5923930A publication Critical patent/JPS5923930A/ja
Publication of JPS632497B2 publication Critical patent/JPS632497B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12Neutralising, balancing, or compensation arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、オーデイオ機器、ラジオ受信機、テ
レビジヨン受像機、ビデオ・デイスク・プレーヤ
などにおけるオーデイオ信号系へ外部から混入し
たパルス性雑音の低減が聴感的に良好に行なわれ
るようにしたパルス性雑音の低減装置に関するも
のである。
(従来技術) オーデイオ信号系を有する電気機器あるいは電
子機器などの各種の機器のオーデイオ信号系に対
して、パルス性の雑音、例えば自動車のイグニツ
シヨン雑音あるいは他の電気機器で発生したパル
ス性の雑音が混入すると、オーデイオ信号の品質
が劣化してしまうことは周知のとおりである。
そして、従来、前記したパルス性雑音の混入に
よつて生じるオーデイオ信号の品質の劣化を低減
させる手段としては、(イ)パルス性雑音の生じてい
る期間における信号伝送系の利得を低下させた
り、あるいは信号伝送系を遮断(利得がゼロまで
低下させる…スケルチ回路の採用)して、パルス
性雑音の低減を図かろうとする方法、(ロ)パルス性
雑音の期間における信号の信号レベルを、パルス
性雑音の期間の直前の信号レベルに保持して、パ
ルス性雑音の低減を図かろうとする方法、などが
最も一般的な雑音の低減手段として実用されて来
ているが、これらの(イ)、(ロ)の手段ではパルス性雑
音の期間中に信号の欠落するという欠点があり、
また、前記した(イ)、(ロ)の手段の適用によつても雑
音の低減効果が充分に得られないということが問
題となつていた。
ところで、雑音の期間に生じる信号の欠落を補
間するのに、アナログ信号をデジタル信号に変換
した後に、信号の欠落部分と対応する補正信号を
線形予測法の適用によつて作り、その補正信号に
より雑音の期間の信号の補間を行なうようにする
ことも、一部のデジタル機器などで採用されては
いるが、それの実施に当つては、複雑高価な回路
の使用が必要とされるために、このような解決手
段は一般的なオーデイオ機器には応用されていな
い。
(発明の解決しようとする問題点) 上述のように、信号中に混入しているパルス性
雑音の低減を行なつた場合に、パルス性雑音の存
在期間と対応して信号の欠落が生じるのでは、パ
ルス性雑音の低減によつても良好な品質のオーデ
イオ信号が得られないということが問題になるの
であり、また、前記した問題点の解決のための、
信号の欠落部分の補間に際して、複雑で高価な回
路の使用が必要とされるということは、一般的な
オーデイオ機器に対する適用が困難であるという
ことが問題となる。
(問題点を解決するための手段) 本発明は、微分回路と、サンプルホールド回路
及びゲート回路、ならびに、入力オーデイオ信号
中のパルス性雑音が生じている期間における希望
信号の傾斜情報を有するパルスや制御信号が供給
されることによつて、入力オーデイオ信号中のパ
ルス性雑音の除去動作と、パルス性雑音が生じて
いるオーデイオにおける希望信号に対する直線補
間動作とが行なわれうるように構成された信号補
正回路などよりなる簡単な回路構成のアナログ回
路によつて、パルス性雑音の期間の信号の欠落部
分を補間できるような補正信号を作り出し、それ
により品質の良好なオーデイオ信号が得られるよ
うにしたパルス性雑音の低減装置を提供するもの
である。
(実施例) 以下、添付図面を参照して本発明のパルス性雑
音の低減装置の具体的な内容について詳細に説明
する。第1図は本発明のパルス性雑音の低減装置
の一実施態様のブロツク図であつて、この第1図
において、1はパルス性雑音が混入されている入
力オーデイオ信号S1の入力端子、2は遅延回路、
CSGはパルス性雑音検出回路3とパルス整形回
路4とによつて構成されている制御信号発生回路
であつて、この制御信号発生回路CSGからは、
入力オーデイオ信号S1に混入されているパルス性
雑音の存在する期間と対応するパルス巾の制御信
号S2が発生される。
制御信号発生回路CSGにおけるパルス性雑音
検出回路3及びパルス整形回路4としては、それ
ぞれ周知構成のものの内から適当なものが選択使
用されてよい。
ところで、制御信号発生回路CSGから発生さ
れる制御信号S2は、入力オーデイオ信号中に混入
されているパルス性雑音の時間軸上の位置と正し
く対応していることが必要とされるが、制御信号
発生回路CSGにおいて、入力オーデイオ信号中
に混入されているパルス性雑音を検出し、それに
応じて前記のパルス性雑音の存在する期間と対応
するパルス巾の制御信号S2が発生されるまでに
は、使用されるパルス性雑音の検出回路3の動作
特性に応じて定まる所定の時間遅れが生じている
から、入力オーデイオ信号中に混入されているパ
ルス性雑音と、そのパルス性雑音と対応して発生
された制御信号との間の時間差に略々等しい遅延
時間を有する遅延回路2により入力端子1に供給
された入力オーデイオ信号を遅延させて、前記し
た制御信号S2によつて行なわれるべき各種の信号
処理が、入力オーデイオ信号におけるパルス性雑
音の存在位置で正しく行なわれるようにする。第
2図のaで示す入力オーデイオ信号S1は、遅延回
路2によつて所要の時間遅延が与えられた状態の
入力オーデイオ信号S1であり、第2図のaで示さ
れている入力オーデイオ信号S1に混入されている
パルス性雑音の存在位置と、第2図のbで示され
ている制御信号S2の時間軸上の位置とは正しく一
致している。
なお、第2図では入力オーデイオ信号に対し
て、時刻t1→t2、時刻t3→t4、時刻t5→t6の各期間
にパルス性雑音N1,N2,N3が混入しているもの
として例示されている。
第1図において、遅延回路2から出力された入
力オーデイオ信号は、信号補正回路5の入力端子
5aに供給される。信号補正回路5は、それの具
体的な一例構成が第3図に示されるようなもので
あつて、制御信号発生回路CSGで発生された制
御信号S2が制御信号入力端子5cに与えられると
ともに、希望信号の傾斜情報を有するパルス(信
号S6…第2図のf)が端子5dに供給されること
によつて、出力端子5bには第2図のcに示すよ
うな信号S3、すなわち、入力オーデイオ信号S1
おけるパルス性雑音が除去されているとともに、
そのパルス性雑音が生じていた期間における希望
信号が直線補間されている状態の出力信号S3が送
出される。信号補正回路5については、それの詳
細な説明が第3図に参照して後述されている。
前記した信号補正回路5からの出力信号S3は、
装置の出力端子9に出力されるとともに、微分回
路6に供給される。微分回路6は、第2図のcに
示される信号S3を微分して、第2図のdに示され
るような微分信号S4を出力する。
前記した微分信号S4は、原信号(希望信号)や
信号補正回路5からの出力信号S3などに対して90
度の位相差を示しているとともに、前記の信号S3
中において直線補間されている信号区間(原信号
においてパルス性雑音が存在していた期間)にお
ける一定の傾斜を示す信号部分と対応して一定の
信号レベルを示す信号区間が生じているようなも
のとなされている。
そして、微分信号S4における前記した一定の信
号レベルを示す信号区間の信号レベルは、原信号
における傾斜の向きに応じて正の信号レベルとな
つたり、あるいは負の信号レベルになつたりとい
うように、原信号の傾斜の向きによつて極性を異
にし、また、原信号における傾斜の程度に応じ
て、前記した微分信号S4中における一定の信号レ
ベルを示す信号区間の信号レベルとゼロレベルと
の隔りの大きさが変化しているものとなつてい
る。
微分回路6から出力された微分出力信号S4は、
サンプルホールド回路7に供給され、サンプルホ
ールド回路7からは第2図のeに示すような信号
S5が出力される。この信号S5は装置が定常状態で
動作しているときは、前記した信号S4と同一であ
る。サンプルホールド回路7は、装置が定常状態
での動作に入るまでの間における動作のために、
不可欠なものである。前記したサンプルホールド
回路7に対するサンプリングパルスとしては、制
御信号発生回路CSGで発生された制御信号S2
用いられる。
サンプルホールド回路7からの出力信号S5は、
ゲート回路8に供給されるが、ゲート回路8に
は、前記した制御信号S2がゲート信号として供給
されているので、ゲート回路8からは第2図のf
に示すような出力信号S6が出力される。この信号
S6は、既述した微分信号S4における一定の信号レ
ベルを示している信号区間の信号レベルを有して
いるものであるから、信号S6はそれの極性と波高
値とによつて、希望信号の傾斜情報を示してい
る。
ゲート回路8から出力された信号S6、すなわ
ち、入力オーデイオ信号中のパルス性雑音が生じ
ている期間における希望信号の傾斜情報を有する
パルスS6が信号補正回路5の端子5dに供給され
ると、信号補正回路5では前記の信号S6に基づい
て、入力オーデイオ信号におけるパルス性雑音の
混入期間に生じていた信号の欠落部分が直線補間
されうるような補正信号を作つて、その補正信号
により信号の欠落部分の直線補間を行ない、第2
図のcに示すような信号S3を出力端子9に送出す
るのである。
次に、第3図に示す信号補正回路の一例構成の
ブロツク回路図を参照して、信号補正回路の構成
や動作などについて説明する。
第3図において、5aは入力オーデイオ信号の
入力端子、5bは出力端子、5cは制御信号S2
供給端子、5dは信号S6(パルスS6)の供給端子
であり、また、A1は第1の増幅器、A2は第2の
増幅器であつて、第1の増幅器A1は低出力イン
ピーダンスのものであり、また第2の増幅器A2
は高入力インピーダンスのものである。
第1の増幅器A1の出力側と第2の増幅器A2
入力側との間の信号伝送路には、制御信号S2がハ
イレベルの状態のときにオフの状態とされるスイ
ツチSWが設けられており、また、第2の増幅器
A2の入力側と接地間には電荷蓄積用コンデンサ
Cが設けられており、また前記の第2の増幅器
A2の入力側には可変定電流回路VCの出力側が接
続されている。
可変定電流回路VCは、第3図示の例では利得
が−1の位相反転用増幅器−Aと、プラス電源+
Vccに対して抵抗R1を介してエミツタが接続され
ているトランジスタX1と、前記のトランジスタ
X1のコレクタに対してコレクタが接続されてい
るトランジスタX2と、前記のトランジスタX2
エミツタとマイナス電源−Vccとの間に接続され
ている抵抗R2と、プラス電源+Vccとマイナス電
源−Vccとの間に接続されている抵抗R3と可変抵
抗器VRと抵抗R4との直列接続回路とによつて構
成されており、トランジスタX1のベースが抵抗
R3と可変抵抗器VRとの接続点に接続され、また
トランジスタX2のベースが抵抗R4と可変抵抗器
VRとの接続点に接続されている。
可変抵抗器VRは、回路の構成部品の特性のば
らつきなどによる回路のバランスの崩れを補正す
るためのものであり、回路のバランスが正しくと
れるのであれば2本の固定抵抗に代えることもで
きる。
可変定電流回路VCは、それの端子5dの電圧
がゼロのときに、Z点の電圧がゼロとなるような
基準の動作状態での動作を行ない、端子5dの電
圧が正極性のときは、Z点の電圧が端子5dの電
圧と同じ正極性の電圧となり、また、端子5dの
電圧が負極性のときは、Z点の電圧が端子5dの
電圧と同じ負極性の電圧となる。
したがつて、可変定電流回路VCのZ点には、
端子5dに与えられる信号S6の極性と信号の大き
さとに対応した極性と電圧値とを有する電圧が現
われるから、前記したZ点と接地との間にコンデ
ンサCを接続すれば、そのコンデンサCは信号S6
の極性と同一極性で、かつ、信号S6の信号レベル
と対応して定まる一定の充電々流で充電されて行
くことになる。
第3図示の信号補正回路5において、入力オー
デイオ信号S1にパルス性雑音が混入されていない
状態では、端子5cに供給される制御信号S2がロ
ーレベルの状態にあるから、スイツチSWはオン
となされており、したがつて、入力端子5aに供
給された入力オーデイオ信号S1は、第1の増幅器
A1→スイツチSW→第2の増幅器A2→出力端子
5bの信号伝送路を通過して、入力端子5aから
出力端子5bに伝送される。このとき、前記した
信号伝送路と接地との間に接続されている電荷蓄
積用コンデンサCは、前記した信号伝送路に伝送
されている信号の電圧値に従つた端子電圧値を示
している。なお、入力オーデイオ信号S1にパルス
性雑音が混入されていない上記の状態において、
可変定電流回路VCの端子5dはゼロ電圧となさ
れているから、可変定電流回路VCのZ点もゼロ
電圧であるが、可変定電流回路VCの出力インピ
ーダンスは極めて高いから、可変定電流回路VC
の存在は前記した信号の伝送動作に対して何らの
悪影響をも与えることがない。
次に、入力オーデイオ信号S1にパルス性雑音が
混入したときは、パルス性雑音N1〜N3が生じて
いる期間と対応して制御信号S2が発生され、制御
信号S2のハイレベルの期間にわたつてスイツチ
SWがオフとなされる。前記したスイツチSWが
オフとなされることにより、コンデンサCの端子
電圧は、前記したスイツチSWがオフとなされた
時(制御信号S2がハイレベルとなされていたと
き)の信号のレベルのままで保持される。
また、可変定電流回路VCの端子5dに、信号
S6(パルスS6)が与えられることにより、可変定
電流回路VCは、端子5dに与えられた信号S6
極性に応じた極性で波高値に応じた一定電流値の
電流を出力し、それにより電荷蓄積用コンデンサ
Cが充電されて行く。そして前記の電荷蓄積用コ
ンデンサCに対する充電動作は、パルス性雑音の
生じている期間にわたつて行なわれて、コンデン
サCの端子電圧は直線的に上昇して行くが、パル
ス性雑音の混入がなくなつた瞬間に、制御信号S2
がローレベルとなつてスイツチSWがオンの状態
となるので、コンデンサCの蓄積電荷は第1の増
幅器A1の低出力インピーダンスによつて瞬時に
放電される。
可変定電流回路VCは、端子5dに供給される
信号S6、すなわち、希望信号における傾斜情報を
極性及び波高値で有しているようなパルスS6(信
号S6)により駆動されることにより、パルスS6
極性や波高値に応じた極性及び一定の電流値の電
流を電荷蓄積用コンデンサCに流入させ、コンデ
ンサCの端子電圧をパルスS6の波高値と対応した
傾斜で直線的に上昇させるが、前記したコンデン
サCの端子電圧が可変定電流回路VCからの電流
の流入によつて上昇される以前のコンデンサCの
端子電圧は、スイツチSWがオフの状態となされ
る直前における入力オーデイオ信号の信号レベル
であるから、入力オーデイオ信号S1に混入したパ
ルス性雑音の期間と対応して信号中に生じた信号
の欠落が、信号補正回路5の上記のような動作に
よつて良好に直線補間されることが明らかであ
り、出力端子9に送出される信号S3は原信号に近
似した波形を有するものとなる。
第2図のgは、信号補正回路5中で作られる直
線補間用の補正信号を実線で示し、また、パルス
性雑音がない状態における希望信号の波形を点線
で示したものであるが、この第2図のgは動作の
理解を容易にするための説明図であり、実際の動
作では信号補正回路5からは第2図cに示されて
いるような信号S3が出力されているのである。
(効果) 以上、詳細に説明したところから明らかなよう
に、本発明のパルス性雑音の低減装置は、パルス
性雑音の混入した期間に、単に伝送系の利得の減
衰を行なうようにしたり、あるいはパルス性雑音
の期間中の信号のレベルを、パルス性雑音の直前
の信号の信号レベルに保持するようにしたりし
て、パルス性雑音の低減を図かるようにした既述
した従来法によるパルス性雑音の低減装置とは異
なり、パルス性雑音の期間で生じる信号の欠落の
補間も行なわれるために、聴感的に不自然さを起
こすことなくパルス性の雑音の低減を効果的に行
なうことが可能であり、また、欠落信号の補間の
ための回路構成も簡単なアナログ回路で実現でき
るために、低コストで性能の優れたオーデイオ機
器を容易に提供することができる。
なお、本発明のパルス性雑音の低減装置は、パ
ルス性雑音の生じている時間巾が狭い場合には充
分な効果を期待できるが、パルス性雑音の生じて
いる時間巾の広い場合には補正効果がやや低下す
ることがある。しかしながら、自動車やオートバ
イなどによるイグニツシヨン雑音、電動機が内蔵
されている電気機器から発生されるパルス性雑
音、オーデイオデイスクに付着している塵埃や傷
などで発生するポツプ雑音、ビデオデイスクの信
号欠落時に音声信号に生じるドロツプアウト雑
音、その他のパルス性雑音に有効に応用されうる
ことは勿論である。
【図面の簡単な説明】
第1図は、本発明のパルス性雑音の低減装置の
一実施態様のブロツク図、第2図は動作説明用の
波形図、第3図は信号補正回路の一例構成のもの
の回路図である。 1…入力端子、2…遅延回路、CSG…制御信
号発生回路、3…パルス性雑音検出回路、5…信
号補正回路、4…パルス整形回路、6…微分回
路、7…サンプルホールド回路、8…ゲート回
路、VC…可変定電流回路、C…電荷蓄積用コン
デンサ、A1,A2…第1、第2の増幅器、SW…
スイツチ。

Claims (1)

  1. 【特許請求の範囲】 1 パルス性雑音を含む入力オーデイオ信号中の
    パルス性雑音を検出し、前記のパルス性雑音が生
    じている期間と対応するパルス巾を有する制御信
    号を発生させる手段と、入力オーデイオ信号中の
    パルス性雑音と対応して前記した制御信号の発生
    手段で発生された制御信号と、その制御信号と対
    応するパルス性雑音との間の時間差に略々等しい
    遅延時間を有する遅延回路によつて、パルス性雑
    音を含む入力オーデイオ信号を遅延させる手段
    と、前記の遅延回路の出力信号を、前記した制御
    信号が動作のためのタイミング信号として供給さ
    れるとともに、入力オーデイオ信号中のパルス性
    雑音が生じている期間における希望信号の傾斜情
    報を有するパルスが供給されることにより、パル
    ス性雑音の除去動作と、パルス性雑音が生じてい
    る期間における希望信号に対する直線補間動作と
    を行ないうるように構成された信号補正回路に与
    える手段と、前記の信号補正回路からの出力信号
    を出力端子と微分回路とに与える手段と、前記し
    た微分回路の出力信号を前記した制御信号がサン
    プリングパルスとして供給されているサンプルホ
    ールド回路に与える手段と、前記のサンプルホー
    ルド回路の出力信号を、前記した制御信号がゲー
    ト信号として供給されているゲート回路に与える
    手段と、前記したゲート回路からパルス性雑音が
    生じている期間における希望信号の傾斜情報を有
    するパルスを出力させて、それを前記した信号補
    正回路に与える手段とを備えてなるパルス性雑音
    の低減装置。 2 電荷蓄積用コンデンサに対する可変定電流回
    路の出力電流による充電動作がパルス性雑音の生
    じている期間中だけに行なわれ、前記の期間の終
    了時に瞬時に放電動作が行なわれるような構成の
    信号補正回路を用いた特許請求の範囲第1項記載
    のパルス性雑音の低減装置。 3 信号補正回路として、第1の増幅器と第2の
    増幅器及び、前記第1、第2の増幅器間の信号伝
    送路中に設けられていて、パルス性雑音が生じて
    いる期間中の信号伝送を遮断させるスイツチ回路
    を備えているとともに、パルス性雑音が生じてい
    る期間における希望信号の傾斜情報を有するパル
    スの入力により出力電流値が定められる如くに動
    作する可変定電流回路の出力側と電荷蓄積用コン
    デンサとが、前記した第2の増幅器の入力側に接
    続されなる構成のものを用いてなる特許請求の範
    囲第1項記載のパルス性雑音の低減装置。 4 可変定電流回路として、それに対する入力信
    号の信号レベルに応じて定電流値が設定され、ま
    たそれに対する入力信号の極性に応じた極性の定
    電流出力が得られるように構成されているものが
    用いられている特許請求の範囲第3項記載のパル
    ス性雑音の低減装置。
JP57133298A 1982-07-30 1982-07-30 パルス性雑音の低減装置 Granted JPS5923930A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57133298A JPS5923930A (ja) 1982-07-30 1982-07-30 パルス性雑音の低減装置
DE8383304418T DE3370912D1 (en) 1982-07-30 1983-07-29 Circuit arrangement for reconstructing noise-affected signals
EP83304418A EP0103385B1 (en) 1982-07-30 1983-07-29 Circuit arrangement for reconstructing noise-affected signals
US06/517,985 US4517518A (en) 1982-07-30 1983-07-29 Circuit arrangement for reconstructing noise-affected signals
KR1019830003571A KR860001128B1 (ko) 1982-07-30 1983-07-30 펄스성잡음 저감장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57133298A JPS5923930A (ja) 1982-07-30 1982-07-30 パルス性雑音の低減装置

Publications (2)

Publication Number Publication Date
JPS5923930A JPS5923930A (ja) 1984-02-07
JPS632497B2 true JPS632497B2 (ja) 1988-01-19

Family

ID=15101383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57133298A Granted JPS5923930A (ja) 1982-07-30 1982-07-30 パルス性雑音の低減装置

Country Status (2)

Country Link
JP (1) JPS5923930A (ja)
KR (1) KR860001128B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446529A1 (de) * 1984-12-20 1986-07-03 Blaupunkt-Werke Gmbh, 3200 Hildesheim Verfahren zur stoerverminderung in einer rundfunk-empfangsanlage

Also Published As

Publication number Publication date
KR860001128B1 (ko) 1986-08-13
KR840005632A (ko) 1984-11-14
JPS5923930A (ja) 1984-02-07

Similar Documents

Publication Publication Date Title
JPS6325543B2 (ja)
JPS6035837A (ja) パルス性雑音の低減装置
US4531095A (en) Impulse noise reduction by linear interpolation having immunity to white noise
JPS632497B2 (ja)
JPS6031319A (ja) パルス性雑音の低減装置
JPS632498B2 (ja)
JPS6322741B2 (ja)
JPS632499B2 (ja)
JPS638654B2 (ja)
JPS6322742B2 (ja)
KR860001342B1 (ko) 펄스성 잡음의 저감장치
JPS632496B2 (ja)
JPS632495B2 (ja)
JPS6323688B2 (ja)
JPS6323689B2 (ja)
JPS632493B2 (ja)
JPS632494B2 (ja)
JPS6325544B2 (ja)
JPS6313524A (ja) パルス性雑音の低減装置
JPS631068A (ja) 電荷結合素子の信号処理回路
JPS6313523A (ja) パルス性雑音の低減装置
JPS6319923A (ja) パルス性雑音の低減装置
JP3213493B2 (ja) ノイズ除去回路
JPS62286304A (ja) パルス性雑音の低減装置
JPS596676A (ja) 情報信号插入回路