JPS5925320B2 - 共有記憶装置の制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は共有記憶装置の制御装置、特に共有記憶装置内
のデータ破壊時に該共有記憶装置の自動復帰をはかつて
なる制御装置に関する。

複数の処理装置か記憶装置を共有して使用する方式には
従来いくつかの例がある。

第１図は共有メモｌ月を処理装置（ＣＰＵ）２、処理装
置（ＣＰＵ）３が共有し、互いにメモリーポート間イン
ターフェース６、ポート４、５により接続されているこ
とを示す。

このようなシステムにおいては、共有メモリ１に記憶さ
れているデータか最新のデータであり、使用可能である
ことを各処理装置が認識することが必要である。例えば
、処理装置２が共有メモリ１を使用しているときに、処
理装置３の電源が投入される場合、処理装置３は共有メ
モリ１の記憶内容を最新のデータであるとして、そのデ
ータを使用し、処理装置２との情報転送を行なうことか
できる。しかし、もし共有メモリ１又はその記憶素子の
電源か投入された直後の状態であると、その記憶されて
いるデータは全く意味のないもの、あるいは過去の古い
データである場合が考えられる。

このような場合に処理装置３は、その電源か立上つたと
きに、共有メモリ１の記憶データをそのまま使用するの
は問題である。即ち、処理装置２から共有メモリ１を介
して取込むべき最新のデータを受信することかできない
ということになる。したがつて、このような場合に処理
装置３は、退避されている最新データを共有メモリ１に
再書込みするか、或いは状態によつては初期状態にする
プログラムを実行させる必要がある。共有メモリに複数
台の処理装置の状態が記述され、そのデータにより複数
台の処理装置からなるシステムが構成される場合には、
とくに上記の処理が重要となる。このようなシステムに
おいては、従来は第２図に示す如く、人的な操作にたよ
つていた。即ち、操作員は、処理装置を起動する場合に
は、共有メモリ１に記憶されている内容が最新のデータ
であるか否かを判定し（使用可かどうかの判定）使用可
であれば共有メモリの記憶内容をそのまま使用して、プ
ラントを動かすプログラム等を処理装置にて実行させ、
使用不可であれば共有メモリの記憶内容を一度、再書込
み、又は初期状態にするプログラムを実行させてから、
プラント等を制御するプログラムを起動したりしている
。この方式の欠点は、瞬停電時に耐えうるシステムにす
るためには常に操作員の助力か用意されていることが必
要であり、あるいは、各処理装置を立上げる場合にはい
つも人的操作を必要とする不便さかあることである。

本発明の目的は、共有記憶装置の電源が投入されたとき
、自動的にその記憶データを最新のものに書きかえると
ともに、その書きかえが終了するまで処理装置のアクセ
スを阻止することを可能にした共有記憶装置の制御装置
を提供することにある。

本発明は、電源が投入されたときの共有記憶装置の記憶
データは使用不可状態にあると認定して記憶しておき、
処理装置か当該共有記憶装置にアクセスする際、その記
憶データが使用不可状態にあるときは、共有記憶装置に
対してデータの再書込みを行なわせ、再書込み終了後に
前記使用不可状態の記憶を解除することにより、上記目
的を達成しようとするものである。

以下、図面により本発明を詳細に説明しよう。第３図は
共有メモリ１の内部を説明するプロツク図である。

データを記憶する記憶部９、それにアドレスを与えるア
ドレスデコーダ８、共有メモリを制御する共有メモリ制
御部１０からなり、外部には電源投入部７が接続される
。制御部１０から発せられる信号１１，１２は、記憶部
９に対する書込み信号と読出し信号を示す。電源投入部
７から発せられる信号１３は電源が立上るとき、及び落
ちるとき発せられる電源りセツト信号を示す。メモリー
ポート間インターフエース６は、メモリアドレスバス、
メモリデータバス、及び各種の制御信号線より成る。制
御信号線にのる信号は処理装置が共有メモリに対してア
クセスするとき発生するアクセス要求信号ＭＡＲｌ及び
メモリ占有要′求信号ＭＯＲｌ共有メモリがどの処理装
置からのアクセスに対し応答するかを指示する処理装置
選択信号ＰＳｌメモリがアクセスしてきた処理装置にデ
ータ転送するタイミングを与えるメモリ応答信号ＡＮＳ
ｌさらには、本発明の特徴となるメモリ電源オン状態信
号ＯＮＳとデータ使用可能状態信号ＵＳからなる。

最後の２種の信号の詳細については後述する。本実施例
で重要な役割を持つものが共有メモリ制御部１０である
。

第４図はその詳細を説明する回路図である。メモリ制御
部１０は、メモリタイミング発生回路１４、選択回路１
５、共有メモリ占有制御回路１６、フリツプ・フロツプ
１７、ゲート１８，１９、インバータ４０より成る。共
有メモリ占有制御回路１６は、メモリ占有要求信号ＭＯ
Ｒをうけて選択回路１５に占有制御信号を発生する。選
択回路１５は、複数の処理装置、図では処理装置２，３
からのアクセス要求信号ＭＡＲ２，ＭＡＲ３をうけて、
該アクセス要求を１つずつ順次選択し、その対応する処
理装置２，３への選択信号ＰＳ２，ＰＳ３を発生する。
更に、選択回路１５はメモリタイミング発生回路１４に
アクセス湘脚信号を送出する。タイミング発生回路１４
は、アクセス制御信号をうけてメモリ書込み信号１１、
読出し信号１２、及び処理装置にむけてメモリ応答信号
ＡＮＳ等を適宜発生する。第５図イは処理装置の中のい
ずれか１つの処理装置（図では処理装置２）が共有メモ
リをアクセスした時のアクセス要求信号ＭＡＲｌ選択信
号ＰＳｌメモリ応答信号ＡＮＳとの関係を示す図、第５
図口は、処理装置２，３のいずれからも共有メモリにア
クセスがあつた時の信号波形を示す図である。次にフリ
ツプ・フロツプ１７を中心とする動作の説明となるが、
上記説明との関連から、処理装置側での処理構成を説明
しよう。第６図は、処理装置２での対応する内部構成を
示す図である。

処理装置３も同様な構成となつている。さて、処理装置
２内には、メモリタイミング発生回路２０、メモリデー
タラツチレジスタ２１、パリテイチエツク回路２２、メ
モリ占有要求信号発生装置２４、アンドゲート４１，４
２，４３，４４，４５、オアゲート２３より成る。処理
装置２内にはこの他に処理装置一般の機能を備えている
。さて、かかる構成によれば、メモリタイミング発生回
路２０から共有メモリアクセス要求信号ＭＡＲを発生す
る。

更に、メモリ占有要求信号発生装置２４からはメモリ占
有要求信号ＭＯＲを発生する。共有メモリからの応答時
は、処理装置選択信号ＰＳｌメモリ応答信号ＡＮＳをゲ
ート４１でうけてメモリデータラツチレジスタ２１を制
御してデータバス上を送られてくる共有メモリからの読
み出しデータを受信する。更にゲート４５を通して共有
メモリ占有成功信号を得る。また、ゲート２３，４２，
４３，４４を通してパリテイチエツク等のメモリエラー
処理を行なつている。さて、第４図のフリツプ・フロツ
プ１７を中心とする動作を説明しよう。先ず、電源投入
部７より発生するりセツト信号１３が、電源断とする動
作に同期（そのままでもよい）して発生する。この信号
１３はフリツプ・フロツプ１７をセツトし、出力１７ａ
を発生させる。但し、この時の出力１７ａは反転出力と
している。この出力１７ａは、ナンドゲート１８を通し
て出力される。但し、ゲート１８の出力を負論理である
と規定している故、この間にあつてはデータ使用可能状
態信号ＵＳは使用不可状態を表わすゞ０ｔとなる。従つ
て、フリツプ・フロツプ１７がセツトされた状態下では
、データは使用できない状態となつている。使用可能状
態信号ＵＳ（７）ゞ０ｆが発生している際には、第６図
に示す如く、パリテイエラー等と同様にメモリエラー信
号として処理装置内にとり込まれる。このエラー信号、
即ち、メモリエラー割込み要求信号により処理装置は第
７図に示す如き処理を行なう。即ち、処理装置は共有メ
モリへのアクセスを行ない、共有メモリの状態、この場
合はメモリ電源オン状態信号と、データ使用可能状態信
号を受信し、電源がオフ状態ならばそのことを外部に表
示する等のメモリエラー処理プログラムを実行し、もし
電源がオン状態であり、かつデータ使用可能状態であれ
ば、共有メモリからのデータは最新のデータとして採用
するし、又、データ使用可能状態でないとき、即ち使用
不可状態のときには、共有メモリの記憶内容を初期状態
にするプログラムを実行する。そして、最後にフリツプ
・フロツプ１７をりセツトする手段が必要であるが、本
実施例においては、該フリツプ・フロツプに対しある特
定のアドレスを割り当て、プログラムによりこのフリツ
プ・フロツプ１７に書込む動作によりりセツトする実施
例を示している。従つて、第４図において、フリツプ・
フロツプ１７は、ある特定アドレスと書込み信号１１の
アンド条件をとるゲート１９の出力によりりセツトされ
る。以上の状態における各信号のタイムチヤートを第８
図に示す。Ｎは負論理を示している。更に、Ｔ１は共有
メモリ再書込み動作開示時を示し、Ｔ２は共有メモリデ
ータ再書込み終了時を示す。さて、ここで複数台の処理
装置が共有メモリにアクセスできる状態にあるとき、ど
の処理装置が共有メモリを再書込みすべきか否かを決定
する必要がある。

何故なら、２台以上の処理装置か同時に共有メモリの記
憶内容を再書込みするプログラムを実行すると、タイミ
ングの差により、一方の処理装置があるデータを書込ん
でも、他方の処理装置により、初期状態に戻されてしま
う恐れがある。これを制御するために、共有メモリ占有
制御回路１６が動作し、共有メモリにアクセス可能とな
つている処理装置の１つにのみ、再書込みするプログラ
ムの処理を行なわしめている。その動作を第９図に示す
。又、処理装置側のプログラム処理を第１０図に示す。
第１０図は第７図のフロー１００の内容を詳細に記述す
るものである。即ち、処理装置は、まず、共有メモリを
占有するプログラムを起動する。本プログラムにて、処
理装置は共有メモリ１に対し、メモリ占有要求信号発生
装置２４を起動して、メモリ占有要求借号を出力し、あ
る一定時間後にその処理装置に対して共有メモリから、
処理装置選択信号が来ることをチエツクして、共有メモ
リを占有できたかどうかを判定することができる。ここ
で、もし共有メモリの占有に成功したならば、共有メモ
リの記憶内容を再書込みするプログラムを走らせること
ができ、もし共有メモリ占有に失敗したならば、そのと
きは他の処理装置が共有メモリを占有して再書込みして
いるので、本処理装置はその処理を行なわない。なお、
第１１図に、第１０図内のフロー１０１の共有メモリの
記憶内容を再書込みするプログラムについての具体的実
施例を示している。簡単である故、具体的説明は省略す
る。なお、本実施例においては、フリツプ・フロツプ１
７をりセツトする手段として、該フリツプ・フロツプに
特定のメモリアドレスを割当てて、処理装置からのメモ
リ書込み動作により実現したが、本件に関しては、いく
つかの方法があることはいうまでもない。

例えば、共有メモリの０番地から再書込みしていつて、
実装されるメモリの最大番地まで再書込みされたことを
共有メモリにて検出して、該フリツプ・フロツプをりセ
ツトしたり、あるいは処理装置と共有メモリ間に該フリ
ツプ・フロツプをりセツトするための特別の信号線を設
けるようにしても実現できる。共有記憶装置としては、
ＩＣメモリ等の半導体メモリが特に効果的である。更に
、本発明では、再書込みという言葉で一般化したが、こ
れはオールリセツトの如き初期状態に戻すことも言葉と
して含んでいるものである。本発明によれば、従来人的
操作を介在させて共有メモリの再書込みを制御していた
ものが、自動的に出来ることになつた。

このことは、操作員を不要とするだけでなく瞬時停電に
対しても高速に共有メモリを再書込みすることができる
ので、複数の処理装置により構成されるシステムにおい
て、ｚ共有メモリ内に各処理装置が共用するテーブル等
を記憶する場合には大変有効となる。即ち、自動復電処
理を実現でき、複数処理装置システムにおける各処理装
置の性格付け、相互監視、負荷分割を迅速に実行でき効
果は大きい。又、記憶素子の活線挿抜時にも本発明は有
効であり、上記の場合同様にシステムの自動再立上げか
できる。

【図面の簡単な説明】

第１図は従来の共有メモリシステム図、第２図はその処
理フロー図、第３図は本発明の全体構成例図、第４図は
本発明の部分の実施例図、第５図イ，口はそのタイムチ
ヤート図、第６図は本発明の他の部分の実施例図、第７
図は本発明の処理フロー図、第８図はタイムチヤート図
、第９図はタイムチヤート図、第１０図及び第１１図は
本発明の処理フロー図である。 １・・・・・・共有メモＩ八２，３・・・・・・処理装
置、９・・・・・・記憶部、１０・・・・・・共有メモ
リ制御部。

Claims (1)

【特許請求の範囲】
1. １ 複数台の処理装置間で共有して使用する共有記憶装
   置を制御してなる共通記憶装置の制御装置に於いて、該
   共有記憶装置への電源投入時に該記憶装置の記憶データ
   は使用不可状態にあると認定しその状態を自動的に記憶
   する手段と、上記処理装置によつて該共有記憶装置がア
   クセスされる際に２つ以上の処理装置からアクセスがか
   かつたかどうかのチェックを行ない、１つであればその
   処理装置を、２つ以上であればいずれか１つの処理装置
   を特定化せしめる手段と、該特定化手段により特定され
   た処理装置に共有記憶装置をアクセスさせるべく該共有
   記憶装置の記憶データが使用可能状態であるかどうかを
   上記記憶してなる状態をもつてチェックせしめるととも
   に、使用不可状態の時には再書込みを行なうべきプログ
   ラムを起動させて上記共有記憶装置に対して再書込みを
   行なわせ、該再書込み終了後に上記記憶してなる記憶デ
   ータの使用不可状態を解除せしめる手段と、を備えた共
   有記憶装置の制御装置。