JPS592539Y2 - 周波数表示器 - Google Patents

Description

【考案の詳細な説明】 この考案は、入力信号の周波数を検出してポイント表示
する周波数表示器に関する。

入力信号の周波数を検出して、ＬＥＤ（発光ダイオード
）、ランプ等でポイント表示する周波数表示器において
は、表示のポイント数を減らしていくと精度が落ちると
いう欠点がある。

たとえば５０止と６０Ｈｚとを２つのポイントで表示し
ようとすると、５０〜５５Ｈｚまでを５０止のポイント
で表示し、５５〜６０止を６０Ｈｚのポイントで表示し
なければならないし、また、５０■以下及び６０止以上
は表示できないことになる。

この考案はこのような点からなされたものであり、表示
ポイントはできるだけ少なくかつ精度の良い周波数表示
器を提供することを目的としている。

以下にこの考案を説明する。

この考案はポイント表示の周波数表示器に関し、第１図
に示すように、水晶発振器等の安定した発振器１から出
力される基準パルスＲＰを分周してクロックパルスＣＰ
を出力する分周器２と、クロックパルスＣＰを分周して
点滅信号ＩＬを出力する分局器３と、入力信号ＩＳの周
波数の周期をクロックパルスＣＰに同期して計数するカ
ウンタ４と、このカウンタ４の計数動作を開始させるた
めのクリアパルスＣＲを出力するクリアパルス発生回路
５と、カウンタ４の計数値を一時保持するためのＤ型フ
リップフロップで成るラッチ回路６と、このラッチ回路
６をラッチ動作させるためのラッチ信号ＬＴを出力する
ラッチパルス発生回路７と、ラッチ回路６の出力を入力
すると共に、カウンタ４の計数値に対応する表示周波数
を記憶しているメモリ８と、点滅信号ＩＬによってメモ
リ８の周波数出力を点滅又は点灯制御する点滅回路９と
、この点滅回路９の出力内容を駆動回路１０を介して表
示する表示装置１１とを設けたものである。

また、人力信第１Ｓは波形整形回路１２で波形整形され
てからクリアパルス発生回路５及びラッチパルス発生回
路７に入力されるようになっており、クロックパルスＣ
Ｐはカウンタ４、クリアパルス発生回路５及びラッチパ
ルス発生回路７に入力されるようになっている。

さらに、分周器３から出力される点滅信号ＩＬは視認で
きる程度の時間間隔（０，５〜１．０秒）で゛出力され
るようになっており、メモリ８は入力される周期から周
波数を換算して出力するものである。

なお、点滅回路９の詳細は第２図に示すような構成とな
っており、メモリ８からの４５拒の周波数信号Ｆ１を入
力するアンド回路９１と、メモリ８からの５０止の周波
数信号Ｆ２を入力するアンド回路９２と、メモリ８から
の５５Ｈｚの周波数信号Ｆ３を入力するアンド回路９３
と、メモリ８からの点滅用ビット信号ＩＢを入力するナ
ンド回路９４及び９５と、点滅信号ＩＬを反転するイン
バータ９６とで構成されている。

しかして、ナンド回路９４の出力Ｐ１はアンド回路９１
及び９３に入力され、ナンド回路９５の出力Ｐ２はアン
ド回路９２に入力されるようになっている。

このような構成において、発振器１からの基準パルスＲ
Ｐは分周器２で分周されて人力信号ＩＳよりもかなり高
い周波数のクロックパルスＣＰとされ、カウンタ４、ク
リアパルス発生回路５及びラッチパルス発生回路７に入
力される。

しかして、ラッチパルス発生回路７は波形整形回路１２
で波形整形された入力信号ＩＳＡの立上りに同期して、
クロックパルスＣＰの１パルスに対応するラッチ信号Ｌ
Ｔを出力し、カウンニ４の計数イ直をラッチ回路６にラ
ッチする。

また、クリアパルス発生回路５はラッチ信号ＬＴの立下
りに同期してクロックパルスＣＰの１パルスに対応する
クリア信号ＣＲを出力し、カウンタ４をクリアして後に
計数を開始するようにする。

このように、カウンタ４はクリア信号ＣＲによってクリ
アされた後にクロックパルスＣＰを計数することにより
、入力信号ＩＳＡの１周期の周期をディジタル値で求め
、ラッチパルス発生回路７からラッチ信号ＬＴが出力さ
れた時にその計数値をラッチ回路６にラッチする。

ラッチ回路６の出力はメモリ８に与えられ、予め記憶さ
れているテーブルに従って当該計数値に対応する表示周
波数を出力する。

したがって、メモリ８からは入力信号ＩＳＡの１周期毎
に表示周波数が出力されることになる。

ここにおいて、メモリ８からの表示周波数は分周器３か
らの点滅信号ＩＬに従って点滅９点灯制御されるが、こ
の点滅信号ＩＬの周期は入力信号ＩＳの周期よりもかな
り長く、視認できる程度になっている。

しかして、メモリ８の点滅用ビット信号ＩＢが１であれ
ば、第３図Ａに示すような点滅信号ＩＬに対■ナンド回
路９４及び９５の出力Ｐ１及びＦ２はそれぞれ同図Ｂ及
びＣに示すようになる。

つまり、信号Ｐ１とＦ２とは論理が常に相反することに
なるから、メモリ８からの周波数信号Ｆ□及びＦ２が論
理１で゛あるとすれば、アンド回路９１の出力は信号Ｐ
１と同じに、アンド回路９２の出力は信号Ｐ２と同じに
なり、表示は交互に点灯することになる。

がくして、周波数の点滅表示が表示装置１１で行なわれ
る。

また、メモリ８の点滅用ビット信号ＩＢがＯであればナ
ンド回路９４及び９５の出力Ｐ１及びＦ２は共に常に１
となり、メモリ８からの周波数信号Ｆ１〜Ｆ３がそのま
たアンド回路９１〜９３の出力となる。

つまり、周波数信号Ｆ１〜Ｆ３のうち１となった周波数
が表示装置１１で点灯されることになる。

以上のことにより、この考案によれば５０拒表示用ラン
プと６０拒表示用ランプの２つで次の表１のような種々
の周波数を表示させることが可能になる。

この場合、点滅か点灯かの振り分けは点滅用ビット信号
ＩＢによって行なうことになる。

次に、メモリ８の具体的な内容を説明する。

今、基準パルスＲＰを４００ ｋルとし、１／６４分周
した６゜２５ｋＨｚをクロックパルスＣＰとする。

ここで゛、入力信号ＩＳの周波数の周期をクロックパル
スＣＰで計数するわけであるがら、計数値と入力周波数
の周期９周波数の関係は５０Ｈｚ付近を例にとると、次
の表２のようになる。

また、表示周波数として４５ Ｈｚ、５０ Ｈｚ、５５
止の３点があるとすれば、メモリ８のアドレスと内容（
第１ビツトが４５■、第２ビツトが５０叱、第３ビツト
が５５■、第４ビツトが点滅用に対応）を表３のよっに
しておけば良いことになる。

以上のようにこの考案によれば、表示ポイントを少なく
してかつ表示精度を上げることができる利点を有してお
り、その構成も極めて簡単である。

【図面の簡単な説明】

第１図はこの考案の一実施例を示すブロック図、第２図
はその一部を詳細に示す回路図、第３図Ａ−Ｃは第２図
の動作例を示すタイムチャートである。 １・・・・・・発振器、２，３・・・・・・分周器、４
・・・・・・カウンタ、５・・・・・・クリアパルス発
生回路、６・・・・・・ラッチ回路、７・・・・・・ラ
ッチパルス発生回路、８・・・・・・メモリ、９・・・
・・・点滅回路、１０・・・・・・駆動回路、１１・・
・・・・表示装置、１２・・・・・・波形整形回路。

Claims (1)

【実用新案登録請求の範囲】
1. 基準パルスを分周してクロックパルスを出力する第１の
   分周器と、前記クロックパルスを分周して点滅信号を出
   力する第２の分周器と、入力信号の周期を前記クロック
   パルスに同期して計数するカウンタと、このカウンタの
   計数動作を開始させるためのクリアパルスを出力するク
   リアパルス発生回路と、前記カウンタの計数値を一時保
   持するためのＤ型フリップフロップで成るラッチ回路と
   、このラッチ回路をラッチ動作させるためのラッチ信号
   を出力するラッチパルス発生回路と、前記ラッチ回路の
   出力を入力すると共に、前記カウンタの計数値に対応す
   る表示周波数を記憶しているメモリ、前記点滅信号によ
   って前記メモリの出力周波数を点滅又は点灯させるため
   の点滅回路と、この点滅回路の出力内容を表示する表示
   装置とを具えたことを特徴とする周波数表示器。