JPS5926033B2 - 読取り装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、ラスタ走査表示装置の表示に要する順序で読
取られる１画像ラインを表わすデータを記憶する少くと
も１個の画像ラインメモリを具え、全部が等しい数のメ
モリ素子を有する同時アクセス可能なサブメモリより成
るランダムアクセスメモリに記憶されかつ所定のライン
パターンに応じてラスタ走査表示装置に表示されるデー
タを読取り、各画像ラインに対してはランダムアクセス
メモリの１サイクルでサブメモリから数ビツトより成る
群の関連するデータを同時に読取り装置に関するもので
ある。

この種読取り装置はオランダ国特許願第 ７６０１５３５号明細書から既知である。

この許願の明細書ではレーダのセンサにより供給された
ビデオ信号から得たデータをラスタ走査表示装置に表示
するためのデイジタル走査変換器にかかる読取り装置を
用いている。この際到来ビデオ信号はレーダセンサによ
り決まる方位および距離座標の視野を所定の第１速度で
走査する場合に応じ量子化すると共にこの場合のパター
ンに相当するアドレスでレーダ入カバツフアに記憶する
。デイジタル走査変換器にはレーダ入カバツフアからの
データを記憶するランダムアクセスメモリと走査パター
ンおよび走査速度の関数としてのアドレスを発生してラ
スタ走査表示装置に表示すべき表示ラインパターンに関
連する位置にレーダ入カバツフアから読取つたデータを
収容するアドレス発生回路とを設ける。ランダムアクセ
スメモリに記憶されかつ所定の第２速度でラスタ走査表
示装置に表示すべきデータを読取るためには前述した読
取り装置を使用する。また、前述したオランダ国特許願
の明細書には画像ラインの最大数を決めると共にランダ
ムアクセスメモリをサブメモリに分割して正確な画像再
生を行い得るようにする方法が記載されている。

本発明の目的でもある明確な画像を得るためにぱ各々が
ｂ個の画像素子より成るｂ本の画像ラインをもつてラス
タを構成する必要がある。この場合各画像素子はランダ
ムアクセスメモリの１個のメモリ素子に相当し、ランダ
ムアクセスメモリはＡｂｘａメモリ素子（ａ−一）より
成るＮＸＮサブメＮモリをもつて構成し各サブメモリは
１ｋランダムアクセスメモリ、すなわち１０２４ビツト
ランダムアクセスメモリモジユールをもつて構成する。

ａｑ−？ビツトの数は各サブメモリから並列に読取る。

１画像ラインを表わすデータはＮサブメモリから同時に
、すなわち１メモリサイクルにおいて各サブメモリから
ｑビツトを並列に同時に読取る。

これがため１メモリサイクルでＱＮビツトを読取り従つ
て１画像ラインを表わすデータをｂ−メモリサイクルで
読取る。

ＱＮ ｂ＝８９６、Ｎ−７およびｑ−１６とする場合には第１
メモリサイクル中に読取られるビットは、０−１５，１
２８−１４３，２５６−２７１，３８４−３９９，５１
２−５２７，６４０−６５５，７６８−７８３となり、
第２メモリサイクル中に読取られるビツトぱ１６−３１
，１４４−１５９，２７２−２８７，４００−４１５，
５２８−５４３，６５６−６７１，７８４−７９９とな
り、第８即ち最終メモリサイクル中に読取られるビツト
は１１２−１２７，２４０−２５５，３６８−３８３，
４９６−５１１，６２４−６３９，７５２−７６７，８
８０−８９５となる。

１画像ラインを表わすデータは上述した順序で画像ライ
ンメモリに記憶する。

次いでこのデータを０−１５，１６−３１，３２−４７
，４８６３，・・・・・・・・・８６４−８７９，８８
０−８９５の順序で画像ラインメモリから読取る。かか
る処理を各画像ライン毎に繰返してラスタ走査表示装置
に全メモリ内容を表示し得るようにする。しかしランダ
ムアクセスメモリに記憶されたデータのある１部分をラ
スタの全体に表示する必要がある場合には読取つたデー
タに相当する画像素子に追加すべき画像ラインおよび素
子の数を適当に定めて画像歪みを生ずることなくまた画
像の精度を害うことなくラスタ全体をカバーし得るよう
にする。

例えばメモリ内容の％、従つて例えば１４０番目のライ
ンおよび５０番目の素子から始まり４４８個の画像ライ
ンおよびこれらラインの４４８個の素子のデータを表示
する必要がある場合には最初の１３９個および最後の３
０８個の画像ラインのデータが表示されなくなり、また
１４０番目まで及び５８７番目の画像素子を含むデータ
の１部分を構成する最初の４９個および最後の３９９個
の画像素子のデータも表示されなくなる。

さらに残りの画像素子のデータは４倍に拡大して表示す
る必要がある。すなわちこれら画像素子の各々のデータ
のほかに３つの追加の画像素子のデータを発生させる必
要がある。本発明の目的はランダムアクセスメモリに記
憶されたデータの１部分を容易に表示し得る回路を具え
る上述した種類の読取り装置を提供せんとするにある。

本発明はラスタ走査表示装置の表示に要する順序で読取
られる１画像ラインを表わすデータを記憶する少くとも
１個の画像ラインメモリを具え、全部が等しい数のメモ
リ素子を有する同時アクセス可能なサブメモリより成る
ランダムアクセスメモリに記憶されかつ所定のラインパ
ターンに応じてラスタ走査表示装置に表示されるデータ
を読取り各画像ラインに対してはランダムアクセスメモ
リの１サイクルで各サブメモリから数ビツトより成る群
で関連するデータを同時に読取る読取装置において、（
ａ）画像素子の座標（ＸＯ（ＹＯ）（ここにＸ。

″は乙？を越えない最大の整数のｑ倍とする）ｑにより
与えられた点から出発しラスタ走査表示装置置への全メ
モリデータの表示に要する数の一倍のβ周期で画像ライ
ンメモリの１ラインの画像素子の数の１部分β（０〈β
く１）をアドレスして画像ラインメモリに記憶されたデ
ータを、画像ラインメモリに記憶されたものと同一の数
ビツトより成る群に読取る画像素子アドレス発生器と；
（ｂ）画像素子の横座標Ｘ。

から出発し各画像ラインの１部分に対して表示すべきメ
モリのデータを表わす等しい数のビツトの新たな順次の
群を前記数ビツトの群の再生時に発生する画像素子変換
器と：（ｃ）１画像ラインの表示に要する画像素子の総
数が得られるまで表示すべきデータを表わす画像素子の
数を増倍する画像素子乗算器と，（ｄ）画像ラインメモ
リへの記憶に際し画像素子の縦座標Ｙ。から出発しラン
ダムアクセスメモリから画像ラインの一倍βの数の１部
分βを読取るメモリアドレス発生器とを具え、画像素子
の座標（ＸＯ．ｙＯ）により規定された選択点から出発
しランダムアクセスメモリに記憶されたデータの１部分
β２（０〈βく１）をラスタ全体に表示し得るようにし
たことを特徴とする。

図面につき本発明を説明する。

図面に示すランダムアクセスメモリ１は全部がＡＸａメ
モリ素子を有しかつ同時にアクセスし得るＮＸＮサブメ
モリをもつて構成する。

各メモリ素子はラスタ走査表示装置の１ラスタ素子に相
当し、このラスタ走査表示装置にメモリ記憶データを所
定の周波数で表示する。このラスタ走査表示装置は、図
面には示さないが各々がｂ画像素子よりなるｂ画像ライ
ンをもつて構成し従つてメモリにはＢ２（ｂ−Ｎａ）の
メモリ素子が含まれる。好適な例ではｂ−８９６、Ｎ−
７およびａ＝１２８とし、メモリ１に記憶されたデータ
の読取り周波数を５５Ｈｚとする。各画像ラインのデー
タは水平行の７個のサブメモリから同時に読取る。好適
な例では各サブメモリを１６個の１０２４Ｘ１静止メモ
リ（ランダム・アクセスメモリモジユール）をもつて構
成する。１画像ラインのデータを読取るためにはまず、
各々が７個のサブメモリより成る行の最初の１６個の素
子を処理し次いでこのサブメモリの行の次の１６個の素
子を処理し、順次同様の処理を行う。

かようにして７Ｘ１６個の素子を１メモリサイクルで読
取り従つて８９６個の素子より成る１画像ラインを８メ
モリサイクルで読取る。各メモリ素子を単一ビツトで構
成する場合には７個の１６ビツトワードを１メモリサイ
クルで並列に読取るがバツフアレジスタ２には直列に転
送する。各メモリ素子を複数個（ｐ）のビツトで構成す
る場合には７Ｘｐ個の１６ビツトワードは１メモリサイ
クルで同時に読取りバツフアレジスタ２にｐチヤンネル
を経て直列に転送し、この場合バツフアレジスタ２の容
量をｐ倍に増大する。説明の便宜上メモリ素子を単一ビ
ツトで構成するものとする。上述の例のほかにサブメモ
リをｑビツトで同時に読取るものとする。

この場合１画像ラインのデータを読取るためには各々が
Ｎ個のサブメモリより成る１行中の最初のｑ調の素子を
まず最初に処理し、次いでこのサブメモリの行中の次の
ｑ個の素子を処理しかかる処理を順次行うようにする。
この場合にはＱＮ個の素子を１メモリサイクルでｂ読取
り従つてｂ個の素子より成る画像ライン一ＱＮメモリサ
イクルで読取る。

１メモリサイクルで並列に読取られたｑビツトより成る
Ｎワードはバツフアレジスタ２従つて読取り装置３に直
列に転送し読取り装置３によつて転送されたデータをラ
スタ走査表示装置で表示するに好適な形態に処理する。

≦アドレスを与え、第３サブメモリに対しては画像素子
２５６，２７２，２８８，３０４，３２０，３３６，３
５２および３６８のアドレスを与えるようにする。

カウンタ５により供給された画像ラインアドレスはカウ
ンタ６からの画像素子群のアドレスと共に、図面に示す
位置とは異る位置にあるスイツチ７、導線８および図面
に示す位置にあるスイツチ９を経てバツフアレジスタ１
０に記憶する。次いでこれらアドレスをメモリ１に転送
する。ランダムアクセスメモＩ月の素子を読取る順序は
画像ラインの表示に要する順序とは相違する。

その理由は読取り装置３に画像ラインメモリ１１を設け
、これにより次の画像素子のデータを所定の順序で記憶
するからである。データを所定の順序で記憶する。

たデータは次の順序で読取る。

こともできるがこの場合の手段は図面には示さない。

その理由はかかるアドレス発生器１２自体が本発明の要
旨ではないからである。画像ラインメモリ１１の書込み
周波数はその読取り周波数に等しくする必要はないがこ
れら両周波数は画像ラインの表示に要する時間に相当す
る周波数よりも高くする必要がある。この画像ラインの
表示に要する時間は画像ラインの数および画像再生周波
数によつて決まる。画像ラインメモリ１１から読取つた
データすなわち各画像ラインに対し連続して表われるｑ
ビツｂ卜より成る−ワードは画像素子変換器１６の１部
ｑ分を構成するレジスタ１７に供給する。

このように連続的に供給されるワードの各々はレジスタ
１７の部分１およびに書込み、次いでこれらワードを読
取り、ｑラインより成るケーブル１８を経て転送し、図
面に示す位置とは異る位置にあるスイツチ１９を経てバ
ツフアレジスタ２０に書込む。各別のデータはバツフア
レジスタ２０からラスタ走査表示装置に供給する。画像
ラインメモリ１１から読取つたデータは、バツフアレジ
スタ２０に直接供給することができるが以下説明するよ
うに読取り装置３を良好に設計するためには画像素子変
換器１６を経てレジスタ２０に供給するのが好適である
。前述したように読取り装置はデイジタル走査変換器に
用いることができる。

例えばかかる変換器ではレーダセンサから受信したビデ
オ信号から得たデータはラスタ走査表示装置に表示する
ことができる。この場合にはレーダセンサにより決まる
方位および距離座標の視野を所定の第１速度で走査する
場合に応じて到来ビデオ信号を量子化し、この場合のパ
ターンに相当するアドレスでレーダ入カバツフアに記憶
する必要がある。従つてディジタル走査変換器には上述
したように配設したランダムアクセスメモリを設ける。
任意の方位値（ψ）に対しそれぞれ距離走査を行う場合
には関連する距離を各々がｋ距離増分Δｒより成るｎ（
ｎくＮ）セグメントに分割する。この場合これらセグメ
ントの各々の長さｋΔｒは″ａ″メモリ素子で表わされ
る距離のＴΣ倍に少くとも等しくする。さらにデイジタ
ル走延変換器には走査パターンおよび走査速度の関数と
してのアドレスを発生してラスタ走査表示位置に表示す
べき表示ラインパターンに関するランダムアクセスメモ
リの位置にレーダ入カバツフアから読取つたデータを収
容するアドレス発生回路を設ける。このアドレス発生回
路は方位カウンタと、正弦／余弦関数発生器と、この正
弦／余弦関数発生器からの信号を供給する際スタートア
ドレス値１ｋΔＲｃＯｓψおよび１ｋΔＲｓｉｎψ（こ
こにｌ＝０、１、２、・・・・・・・・・ｎ−１）を発
生するスタートアドレス発生器と、増分アドレス発生器
とをもつて構成する。

この増分アドレス発生器によつて上述したｎスタートア
ドレスに対し、任意のランダムアクセスメモリサイクル
で全部のｎスタートアドレスをΔＲｃＯｓψおよびΔＲ
ｓｉｎψだけ増大し、これにより連続するｋランダムア
クセスメモリサイクルでアドレスｘ＝Ｘｃ＋（１ｋ＋ｍ
）ΔＲｃＯｓψ およびｙ＝ＹＯ＋（１ｋ＋ｍ）ΔＲｓ
ｉｎψ を発生し得るようにする。ここにＸ。およびＹ
。はレーダセンサ位置の座標を表わし、１＝Ｏ、１、２
、・・・・・・・・・、ｎ−１（各メモリサイクル）お
よびｍ−０、１、２、・・・・・・・・・、ｋ−１（各
メモリサイクル）とする。ｎ距離に相当するレーダ入カ
バツフアの記憶データ（その関連するアドレスは各メモ
リサイクルで決まる）は各別のメモリサイクルでランダ
ムアクセスメモリに転送し、これにより１サブメモリ内
の位置を１アドレスのみに割当て得るようにする。かる
走査変換器は前述したオランダ国特許願の明細書に記載
されている。本発明によればレーダセンサにより供給さ
れるビデオ信号から得たデータのほかに、ランダムアク
セスメモリに合成データを書込む。

すなわちランダムアクセスメモリ１に記憶すべきデータ
はケーブル２１および図面に示す位置とは異る位置にあ
るスイツチ９を経てバツフアレジスタ１０に転送する。

次いでこのデータをランダムアクセスメモリ１に転送す
る。スイツチ９はタイミング装置の制御のもとで、情報
およびそのアドレスがケーブル２１を経てメモリ１に書
込まれる位置と、ケーブル８を経てアドレスされたデー
タがこのメモリ１から読取られる位置とに交互に切換わ
る。また、タイミング装置によつて図面に示す読取り装
置の構成部分に必要な制御信号を発生する。このタイミ
ング手段は本発明の要旨ではないのでタイミング装置は
図面には示さない。ランダムアクセスメモリ１に記憶さ
れたデータの所定の１部分をラスタ走査表示装置全体に
表示する必要がある場合には読取つたデータに相当する
画像素子に多数の画像ラインおよび素子を追加してラス
タ全体が表示に使用されるようにする必要がある。今β
ｂ画像ラインのβｂ画像素子に相当するデータ従つてメ
モリ内容の１部分β２（０〈β〈１）を表示する必要が
あるものとする。

この場合には表示に要する残りの（１−β）ｂ画像ライ
ンおよびβｂ画像ラインの残りの（１−β）ｂ画像素子
のデータを追加する必要がある。図面に示す回路ではβ
＝％とする。従つて本発明ではまずβが％の値の場合に
ついて説明し、次いでβ一％、％・・・・・・・・・の
場合につき説明する。説明の便宜上前述したパラメータ
（ｂ−８９６、ｑ＝１６）を用いるものとする。しかし
上述したパラメータ以外のパラメータを用い得ることは
勿論である。画像ライン１４０−５８７および画像素子
５０−４９７のデータをラスタの全体に表示するものと
する。

このデータは各画像ラインに対し順次画像ラインメモリ
１１に記憶する。１画像ラインのデータは１６ビツトよ
り成る群で画像ラインメモリから読取る。

画像ライン１４０−５８７に対しては画像素子５０−４
９７のデータのみを関連させるが画像素子４８−６３，
６４−７９，８０一９５，・・・・・・・・・，４８０
−４９５，４９６−５１１のデータぱ画像ラインメモリ
から読取る。画像ラインメモリのこのデータは画像素子
アドレス発生器１２でアドレスする。

この発生器１２のカウント１３によつて１６ビツトより
成る群で順次に読取るべきデータを含む画像ラインメモ
リの位置を計数する。基本データを横座標Ｘ。（ＸＯを
５０とする）で表わされる画像素子から出発する画像素
子に関連するデータとするためカウント１３は１６ビツ
トより成る群の第１群のアドレスによつて計数を開始せ
ず１６ビツトの第３群のアドレスにより計数を開始する
。最初にアドレスすべきビツトの群は値整数〔王？〕に
よつて決まり、ｑこの場合この整数値は３となる。

ここに整数ＸＯＸＯ〔〜〕は一を越えない最大の整数を
意味するＱｑものとする。

この値を回路２２に供給しこれによつてカウント１３に
より与えられるアドレスを修生して横座標Ｘ。により決
まる群のアドレスから出発した１６ビツトの所望の群の
アドレスが得られるようにする。回路２２によつて画像
ラインメモリから読取られた１６ビツトの種々の群のア
ドレスを供給する速度は％とする必要がある。その理由
はこれら群の％が同一時間で読取られるからである。こ
の％への分割は分周器２３により行う。スイツチ１４を
図面に示す位置とする場合にはアドレスがデコーダ１５
に供給され最終的に画像素子４８−６３，６４−７９，
８０−９５，・・・・・・・・・，４８０−４９５，４
９６−５１１を表わすデータを画像ラインメモリから順
次読取る。手動スィツチ１４の位置は、ラスタ全体に、
ランダムアクセスメモリの完全なデータ（大きな画像）
を表示するかまたはこのデータの１部分（小さな画像）
を表示するかに応じて決まる。スイツチ１４に対して手
動的に得られる制御信号はＬ／Ｓ（大形／小形画像）に
よつて設計すると共にスィッチ７，１４および１９に対
しても上述した所と同様とする。画像ラインメモリから
読取られたデータは画像素子変換器１６に供給する。

供給された１６ビツトの群から変換器１６によつて新た
な１６ビツトの群、すなわち画像素子の横軸Ｘ。から正
しく開始する各画像ラインの１部分に対し表示すべきメ
モリのデータを表わす１６ビツトの群を発生する。１６
ビツトより成る１群をレジスタ１７の部分Ｉおよびに書
込み、このレジスタの部分には上記群を書込む前にレジ
スタ１Ｔの部分に含まれているビツトを書込む。

レジスタ１７の部分１およびｌは画像ラインメモリ１１
からビツト４８−６３，６４−７９，・・・・・・・・
・，４９６−５１１を所定の順序で記憶する。

又レジスタ１７の部文には、部分１およびに次の群のビ
ツトが供給される際に部分１の内容が供給される。

従つてレジスタ１７の出力端子ＢおよびＣのデータは次
に示す通りである。

スイツチ２４には出力端子ＢおよびＣのデータが交互に
通過する。

すなわちこのスイツチ２４の動作頻度をデータがレジス
タ１７から供給される周波数の２倍とする。これがため
１６ビツトデータ通過点Ｄにおける画像素子の順序は次
の通りである。４３−６３，５６−７１，６４−７９，
７２８７，・・・・・・・・・，４８８−５０３，４９
６−５１１０点Ｄにおけるビツト０−１４のうちのビツ
ト０−７，１−８，２−９，３−１０，４−１１，５−
１２，６−１３または７一１４は値Ｘ。

−ｑ・ＸＯ整数〔一〕 に応じてスイツチ２５を通過し
得るｑようになる。

すなわちこの値をＯ、１、２、・・・・・・・・・、７
とすると上述したようにビツト０−７，１一８，２−９
，・・・・・・・・・，７一１４がそれぞれ通過ＸＯす
る。

従つて例えば値Ｘ。−ｑ・整数〔一〕を２ｑに等しくす
る場合にはビツト２−９が通確する。

これがため画像素子５０−５７，５８−６５，６６−７
３，７４−８１，・・・・・・・・・，４９０−４９７
，４９８−５０５のデータが所定の順序で点Ｅに現われ
るようになる。このデータを画像素子乗算器２６に供給
する。この乗算器２６の動作を説明する前にメモリアド
レス発生器４について説明する。本質的なデータとは、
縦軸Ｙ。（ＹＯは１４０とする）で表わされる画像ライ
ンから縦軸Ｙ。＋％ｂで表わされる画像ラインまでの画
像ラインに関連するデータを云う。メモリアドレス発生
器４のスイツチ７が図面に示す位置にある場合には画像
ラインＹ。

−（ＹＯ＋％ｂ）、この場合１４０−５８７に関連する
データを２回読取る。メモリアドレス発生器４にはカウ
ンタ５の出力信号を％にする回路２７を設ける。これが
ためｂ画像ラインの代りに画像ラインの数の％が％の速
度で計数されるようになる。かかる処理は画像ラインＹ
。一（ＹＯ＋％ｂ）に関連するため、回路２７の出力信
号を値Ｙ。だけ増大させる必要がある。この目的のため
には加算器２８を用いる。ランダムアクセスメモリ１の
画像ラインＹＯ−（ＹＯ＋％ｂ）のデータを２倍の長さ
の周期でアドレスする場合にはこのデータを２回読取る
。従つて画像ライン１４０，１４０，１４１，１４１，
１４２，１４２，・・・・・・・・・，５８６，５８６
，５８７，５８７のデータを所定の瞬時に読取り装置３
に供給する。この場合には８９６画像ラインに関連する
データを再度読取る。画像素子乗算器２６では画像素子
５０−５０５に関連するデータを所望の８９６画像素子
のデータに変換する必要がある。

この目的のためには点Ｅ：５０，５１，・・・・・・・
・・，５０５の画像素子のデータを画像素子５０，５０
，５１，５１，５２，５２，・・・・・・・・・，５０
５，５０５のデータに変換し、従つて画像素子の数を２
倍にする。これら画像素子に対し５０，５１，・・・・
・・・・・，９６１又は０，１，・・・・・・・・・，
９１１の番号を再び付ける。１画像ラインには８９６個
の画像素子のみが存在するため、画像素子８９６−９１
１は余分となる。

後者の順序の素子では２つの隣接する画像素子のデータ
が同一となる。

１画像ラインのデータが連続して２回読取られるため正
方形に群別された各々が４個の画像素子のデータは同一
となる。

画像素子乗算器２６からのデータは図面に示す位置にあ
るスイツチ１９を経てバツフアレジスタ２０に書込む。
次いでこのデータをラスタ走査表示装置に供給する。上
述した所はランダムアクセスメモリ１に記憶されたデー
タの％をラスタの全体に表示する場合の読取り装置３の
配置につき説明した。

しかしβ一％すなわちメモリ１に記憶されたデータの履
をラスタの全体に表示する場合には画像ラインの数の％
を順次３回読取る必要がある。従つてアドレスは３倍の
長さを必要とし画像素子の数の％を３回読取り、しかも
画像素子乗算器を適宜設計して正方形に群別された各々
が９個の画像素子のデータを同一とする必要がある。

【図面の簡単な説明】 図面は本発明読取り装置の構成を示すプロツク図である
。 １・・・・・・ランダムアクセスメモリ、２・・・・・
・バツファレジスタ、３・・・・・・読取り装置、４・
・・・・・メモリアドレス発生器、５，６，１３・・・
・・・カウンタ、７′９，１４，１９，２４，２５・・
・・・・スイツチ、８・・・・・・導線、１０，２０・
・・・・・バツフアレジスタ、１１・・・・・・画像ラ
インメモリ、１２・・・・・・画像素子アドレス発生器
、１５・・・・・・デコーダ、１６・・・・・・画像素
子変換器、１８，２１・・・・・・ケーブル １７・・
・・・・レジスタ、２２・・・・・・修正回路、２３・
・・・・分周器、２６・・・・・・画像素子乗算器、２
７・・・・・・分割回路、２８・・・・・・加算器。

Claims (1)

【特許請求の範囲】
1. １ ラスタ走査表示装置の表示に要する順序で読取られ
   る１画像ラインを表わすデータを記憶する少くとも１個
   の画像ラインメモリを具え、全部が等しい数のメモリ素
   子を有する同時アクセス可能なサブメモリより成るラン
   ダムアクセスに記憶されかつ所定のラインパターンに応
   じてラスタ走査表示装置に表示されるデータを読取り各
   画像ラインに対してはランダムアクセスメモリの１サイ
   クルで各サブメモリから数ビットより成る群で関連する
   データを同時に読取る読取り装置において、（ａ）画像
   素子の座標（ｘ′＿０、ｙ＿０）（ここにｘ′＿０はｘ
   ＿０／ｑを越えない最大の整数のｑ倍とし、ｑは各サブ
   メモリから並列に読取つたビットの数とする）により与
   えられた点から出発しラスタ走査表示装置への全メモリ
   データの表示に要する数の１／β倍の周期で画像ライン
   の全部の数の一部分β（０＜β＜１）に対して画像ライ
   ンメモリの１ラインの画像素子の数の一部分βをアドレ
   スして画像ラインメモリに記憶されたデータを、画像ラ
   インメモリに記憶されたものと同一の数ビットより成る
   群に読取る画像素子アドレス発生器と；（ｂ）画像素子
   の横座標ｘ＿０から出発して各画像ラインの１部分に対
   して表示すべきメモリのデータを表わす等しい数のビッ
   トの新たな順次の群が前記数ビットの群の再生時に発生
   する画像素子変換器と、（ｃ）１画像ラインの表示に要
   する画像素子の総数が得られるまで表示すべきデータを
   表わす画像素子の数を増倍する画像素子乗算器と；（ｄ
   ）画像ラインメモリへの記憶に際し画像素子の縦座標ｙ
   ＿０から出発しランダムアクセスメモリから画像ライン
   の１／β倍の数の一部分βを読取るメモリアドレス発生
   器とを具え、画像素子の（ｘ＿０、ｙ＿０）により規定
   された選択点から出発しランダムアクセスメモリに記憶
   されたデータの一部分β＾２（０＜β＜１）をラスタ全
   体に表示し得るようにしたことを特徴とする読取り装置
   。