JPS5926408Y2 - サイリスタ制御装置 - Google Patents
サイリスタ制御装置Info
- Publication number
- JPS5926408Y2 JPS5926408Y2 JP15743178U JP15743178U JPS5926408Y2 JP S5926408 Y2 JPS5926408 Y2 JP S5926408Y2 JP 15743178 U JP15743178 U JP 15743178U JP 15743178 U JP15743178 U JP 15743178U JP S5926408 Y2 JPS5926408 Y2 JP S5926408Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- current
- control
- welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
本案は誘導性負荷の電力を供給する電源装置に係り、特
に抵抗溶接機等への適用に好適な点弧角を制御して電力
を制御するサイリスタ制御装置に関する。
に抵抗溶接機等への適用に好適な点弧角を制御して電力
を制御するサイリスタ制御装置に関する。
第1図は、従来の抵抗溶接機用電源装置の一例をブロッ
ク図で示したものである。
ク図で示したものである。
図に於いて、1は開閉器、2,3は相互に逆並列接続さ
れたサイリスタ、4は溶接変圧器、5は溶接機、10は
サイリスタ2,3の点弧信号を形成する制御装置で溶接
電流設定回路11.パルス形成回路12、パルス増幅器
13および同期信号発生回路14より戒る。
れたサイリスタ、4は溶接変圧器、5は溶接機、10は
サイリスタ2,3の点弧信号を形成する制御装置で溶接
電流設定回路11.パルス形成回路12、パルス増幅器
13および同期信号発生回路14より戒る。
第2図は、第1図に於ける各部の波形を示す。
図に於いて、eは電源電圧波形、iは溶接電流波形、a
は溶接電流設定回路11から与えられる電流設定信号、
bは電流電圧eに基づいて同期信号発生回路14で形成
される同期信号、Cは信号aとbに基づいて形威さる点
弧信号である。
は溶接電流設定回路11から与えられる電流設定信号、
bは電流電圧eに基づいて同期信号発生回路14で形成
される同期信号、Cは信号aとbに基づいて形威さる点
弧信号である。
以下第1図、第2図にそって本例の動作を説明する。
溶接動作前に、溶接機5へ電流を流し、溶接電流とサイ
リスタ2,3の制御角αの関係を求める。
リスタ2,3の制御角αの関係を求める。
この関係に基づいて、溶接電流設定回路11は、aに示
す如き溶接電流に応じた信号を出力する。
す如き溶接電流に応じた信号を出力する。
一方、同期信号発生回路14は、電源電圧波形の半周期
を一周剤とする。
を一周剤とする。
bに示す如き鋸歯状波を発生する。
パルス形成回路12は、設定信号aと同期信号すを比較
し、両者の信号値が等しくなった時点でパルスCを発生
スる。
し、両者の信号値が等しくなった時点でパルスCを発生
スる。
このパルスCは、パルス増幅器13で増幅されて、サイ
リスタ2,3に印加される。
リスタ2,3に印加される。
サイリスタ2,3の点弧位相αを変えることにより、溶
接電流が設定値に制御される。
接電流が設定値に制御される。
溶接変圧器の偏励磁による電源装置の故障を防止するた
めには、溶接変圧器に印加する正、負の電圧を等しくす
る必要がある。
めには、溶接変圧器に印加する正、負の電圧を等しくす
る必要がある。
このため、サイリスタ2,3の点弧位相を等しくするこ
とは勿論のこと、更にサイリスタの破壊や不導通等の故
障を早急に検出して装置を保護する必要がある。
とは勿論のこと、更にサイリスタの破壊や不導通等の故
障を早急に検出して装置を保護する必要がある。
ところで、抵抗溶接では、溶接電流の通電サイクルcy
により溶接部の接触が変わり溶接部の抵抗rが第3図に
示す如く増減するという現象が生ずる。
により溶接部の接触が変わり溶接部の抵抗rが第3図に
示す如く増減するという現象が生ずる。
この抵抗の変化により回路の力率が変動するため、同一
制御角でサイリスタを点弧しても、通電電流値と通流期
間が変動する。
制御角でサイリスタを点弧しても、通電電流値と通流期
間が変動する。
例えば、溶接部の接触抵抗が減少して力率が低下すると
、同一の制御角αでサイリスタを点弧しても、第2図の
fに示す如く通流期間が長くなり、i′がOとなる時点
t′1が、点弧パルスCの印加時点t1より遅れるため
負の半波の電流i″が流れなくなってしまい、溶接不良
が生じると共に溶接変圧器4の偏磁をまねき電源装置の
破壊に至る危険がある。
、同一の制御角αでサイリスタを点弧しても、第2図の
fに示す如く通流期間が長くなり、i′がOとなる時点
t′1が、点弧パルスCの印加時点t1より遅れるため
負の半波の電流i″が流れなくなってしまい、溶接不良
が生じると共に溶接変圧器4の偏磁をまねき電源装置の
破壊に至る危険がある。
t′1時点がらの電流i″1を流すためには、点弧パル
スCの幅をt′1以降まで広げたC′の如き点弧パルス
を形成する必要がある。
スCの幅をt′1以降まで広げたC′の如き点弧パルス
を形成する必要がある。
しかしC′の如き点弧パルスを形成すると、点弧パルス
の印加していないサイリスクの故障の検出が遅れ、故障
が波及して装置の破壊を生ずるという欠点がある。
の印加していないサイリスクの故障の検出が遅れ、故障
が波及して装置の破壊を生ずるという欠点がある。
力率が変動してもi′がOとなる時点が41時点より前
になるように制御角の最小値を大きく定めると、電流の
制御範囲が狭くなるという欠点がある。
になるように制御角の最小値を大きく定めると、電流の
制御範囲が狭くなるという欠点がある。
本案の目的は、従来の欠点をなくし、良好な電流制御が
行なえる溶接機用電源装置を提供するにある。
行なえる溶接機用電源装置を提供するにある。
本案は、点弧指令とサイリスタの印加電圧の論理積で形
威した点弧パルスでサイリスクを点弧することにより、
サイリスタ破壊や不導通等の故障の検出と、適切な位相
でサイリスタを点弧するようにしたものである。
威した点弧パルスでサイリスクを点弧することにより、
サイリスタ破壊や不導通等の故障の検出と、適切な位相
でサイリスタを点弧するようにしたものである。
以下図面にそって本案を詳述する。
第4図は本案の一実施例である。
図において、第1図と同じものは同一符号を付す。
更に15.16はアンド回路、17は遅延回路、18は
波形整形回路、19は電圧検出回路、20.21はフリ
ップフロップ、22は電流制御回路、30は変流器であ
る。
波形整形回路、19は電圧検出回路、20.21はフリ
ップフロップ、22は電流制御回路、30は変流器であ
る。
第5図は第4図の各部波形を示す。
以下に、第4図、第5図にそって、本実施例の動作を説
明する。
明する。
電流制御回路22から溶接電流の設定値と変流器30で
検出した電流値に応じて、サイリスタ2゜3の点弧角を
制御する制御信号aをパルス形成回路12に与える。
検出した電流値に応じて、サイリスタ2゜3の点弧角を
制御する制御信号aをパルス形成回路12に与える。
パルス形成回路12は、この信号aと同期信号14から
の同期信号すとがら出力信号Cを形威し、これを遅延回
路17とフリップフロップ21のセット端子Sにセット
信号として与える。
の同期信号すとがら出力信号Cを形威し、これを遅延回
路17とフリップフロップ21のセット端子Sにセット
信号として与える。
遅延回路17は、印加した信号Cより一定時間遅延した
信号dを形成しアンド回路16に与える。
信号dを形成しアンド回路16に与える。
フリップフロップ21は、信号CがS端子に印加される
とQ出力が“1”レベルの信号gを出力し、アンド回路
15.16に与える。
とQ出力が“1”レベルの信号gを出力し、アンド回路
15.16に与える。
アンド回路15は、この信号gとサイリスタ2,3の印
加電圧の有無を検出する電圧検出回路19の出力信号f
との論理積による信号を出力し、波形整形回路18を介
して一定幅の点弧パルスhを形威し、パルス増幅器13
を介してサイリスタ2,3に与える。
加電圧の有無を検出する電圧検出回路19の出力信号f
との論理積による信号を出力し、波形整形回路18を介
して一定幅の点弧パルスhを形威し、パルス増幅器13
を介してサイリスタ2,3に与える。
サイリスタの導通により、溶接電流iが流れる。
また、点弧パルスhは、リセット信号としてフリップフ
ロップ21のR端子に与える。
ロップ21のR端子に与える。
21は、信号りによりリセットされ、出力信号gは、“
0゛レベルとなる。
0゛レベルとなる。
アンド回路16は、信号dとgの論理積による信号をセ
ット端子Sに与えフリップフロップ20をセットするが
、通常時は信号dが印加される以前に信号gが°“0“
レベルとなるので20は動作しない。
ット端子Sに与えフリップフロップ20をセットするが
、通常時は信号dが印加される以前に信号gが°“0“
レベルとなるので20は動作しない。
次に、tl1時点からの通電電流が溶接部の抵抗減少に
よりi′の如く変動した場合の動作について以下に従べ
る。
よりi′の如く変動した場合の動作について以下に従べ
る。
第5図の八に示す信号Cの出力時点t13以降の114
時点まで電流i′が連続すると、サイリスタの印加電圧
の有無を検出する電圧検出回路1つはi′がOとなるt
lJ時点まで出力信号f′を生じない。
時点まで電流i′が連続すると、サイリスタの印加電圧
の有無を検出する電圧検出回路1つはi′がOとなるt
lJ時点まで出力信号f′を生じない。
このため、波形整形回路18の出力として与えられる点
弧パルスはh′の如くなり、114時点に生じパルス増
幅器13を介してサイリスタ2,3に与えられ溶接電流
i″を流す。
弧パルスはh′の如くなり、114時点に生じパルス増
幅器13を介してサイリスタ2,3に与えられ溶接電流
i″を流す。
溶接部の抵抗変化による溶接電流の通流幅の変動より遅
延回路17の遅延時間Tdを大きく定めることにより、
正常動作時はフリップフロップ20は動作しない。
延回路17の遅延時間Tdを大きく定めることにより、
正常動作時はフリップフロップ20は動作しない。
サイリスタ2,3の破壊時は、点弧信号の有無にかかわ
らず導通状態を保つため、溶接変圧器や溶接部位の状態
等の回路インピーダンスで定まる電流が流れる。
らず導通状態を保つため、溶接変圧器や溶接部位の状態
等の回路インピーダンスで定まる電流が流れる。
例えば、この時の電流をi′とすれば、i′がOとなる
tlJ点以降は引き続きi//が流れ、サイリスタ2,
3には電圧の印加される期間がないので、電圧検出回路
19の出力信号fはレベル“0゛の状態を保つ。
tlJ点以降は引き続きi//が流れ、サイリスタ2,
3には電圧の印加される期間がないので、電圧検出回路
19の出力信号fはレベル“0゛の状態を保つ。
このため、信号gとfの論理積が得られないので、アン
ド回路15の出力信号は生じない。
ド回路15の出力信号は生じない。
したがって、波形整形回路18の出力信号りは生じない
ので、波形整形回路18の出力信号りによるフリップフ
ロップ21のリセットが行なわれないので、遅延回路1
7の出力信号dとフリップフロップ21の出力信号gと
の論理積がアンド回路16より出力され、フリップフロ
ップ20がセットされる。
ので、波形整形回路18の出力信号りによるフリップフ
ロップ21のリセットが行なわれないので、遅延回路1
7の出力信号dとフリップフロップ21の出力信号gと
の論理積がアンド回路16より出力され、フリップフロ
ップ20がセットされる。
フリップフロップ20がら、開閉器1の開路動作を行う
信号kが出力し、開閉器1を開き装置を保護する。
信号kが出力し、開閉器1を開き装置を保護する。
第6図は、本案の他の実施例を示す。
図において、第4図と同じものは同一符号を付す。
本実施例は、更に、アンド回路23.25、遅延回路2
4、オ子回路26及び通電指令回路27を付加したもの
であり、本実施例が第4図に示した実施例と相違すると
ころは、サイリスタの不導通検出機能を備えた点であり
回路は以下に述べる如く動作する。
4、オ子回路26及び通電指令回路27を付加したもの
であり、本実施例が第4図に示した実施例と相違すると
ころは、サイリスタの不導通検出機能を備えた点であり
回路は以下に述べる如く動作する。
サイリスタ2,3の通電時は波形整形回路18の出力信
号りと通電指令回路27から与える°“1゛レベルの通
電指令信号との論理積をアンド回路23で形成し、パル
ス増幅器13を介してサイリスタ2.3に印加する。
号りと通電指令回路27から与える°“1゛レベルの通
電指令信号との論理積をアンド回路23で形成し、パル
ス増幅器13を介してサイリスタ2.3に印加する。
また、23の出力信号は遅延回路24を介して一定時間
遅延しアンド回路25に与え、電圧検出回路19の出力
信号fとの論理積の出力をオア回路26を介してフリッ
プフロップ20のセット端子に与えるようにしている。
遅延しアンド回路25に与え、電圧検出回路19の出力
信号fとの論理積の出力をオア回路26を介してフリッ
プフロップ20のセット端子に与えるようにしている。
通常はサイノスタ2,3に点弧パルスを印加すると、サ
イリスタ2,3が導通し、電流が流れる。
イリスタ2,3が導通し、電流が流れる。
この時、電圧検出回路19の出力信号fは、サイリスタ
2,3の導通を示すレベル“O”の信号となる。
2,3の導通を示すレベル“O”の信号となる。
しかるに、サイリスタ2,3の不導通時には、電圧検出
回路19の出力信号fは、常に不導通を示すレベル“1
”の信号を保つことになる。
回路19の出力信号fは、常に不導通を示すレベル“1
”の信号を保つことになる。
このため、波形整形回路18の出力信号りと通電指令回
路27の出力信号との論理積として得られたアンド回路
23の出力信号が遅延回路24を介してアンド回路25
に印加される時点(24の遅延時間は17の遅延時間よ
りも長く設定される)で、信号fとの論理積がアンド回
路25で得られ、オア回路26を介してフリップフロッ
プ20がセットされる。
路27の出力信号との論理積として得られたアンド回路
23の出力信号が遅延回路24を介してアンド回路25
に印加される時点(24の遅延時間は17の遅延時間よ
りも長く設定される)で、信号fとの論理積がアンド回
路25で得られ、オア回路26を介してフリップフロッ
プ20がセットされる。
フリップフロップ20の出力信号kにより開閉器1を開
放し装置を保護する。
放し装置を保護する。
なお、通電指令のない時は23から信号出力がないため
、サイリスタの不導通検出機能は動作しない。
、サイリスタの不導通検出機能は動作しない。
以上に述べたように、本案によればサイリスタの破壊や
不導通の故障検出と保護機能を備え、しかも適切な溶接
電流に制御出来る溶接機用の電源装置を得ることが出来
る。
不導通の故障検出と保護機能を備え、しかも適切な溶接
電流に制御出来る溶接機用の電源装置を得ることが出来
る。
第1図は従来の抵抗溶接用電源装置のブロック図、第2
図は第1図における各部の波形図、第3図は溶接部の抵
抗変化を示す図、第4図は本案の一実施例を示すブロッ
ク図、第5図は第4図における各部の波形図、第6図は
本案の他の実施例を示すブロック図である。 15、16・・・・・・アンド回路、17・・・・・・
遅延回路、18・・・・・・波形整形回路、19・・・
・・・電圧検出回路、20.21・・・・・・フリップ
フロップ、22・・・・・・電流制御回路、30・・・
・・・変流器。
図は第1図における各部の波形図、第3図は溶接部の抵
抗変化を示す図、第4図は本案の一実施例を示すブロッ
ク図、第5図は第4図における各部の波形図、第6図は
本案の他の実施例を示すブロック図である。 15、16・・・・・・アンド回路、17・・・・・・
遅延回路、18・・・・・・波形整形回路、19・・・
・・・電圧検出回路、20.21・・・・・・フリップ
フロップ、22・・・・・・電流制御回路、30・・・
・・・変流器。
Claims (1)
- 逆並列接続された制御整流素子を介して交流電源から負
荷に電力を供給する電源装置において、通電電流に基づ
いて形成された上記制御整流素子を点弧する制御信号の
発生後一定時間内に上記制御整流素子の電圧印加信号が
得られた時には、上記の制御整流素子を点弧制御するよ
うにし、一定時間内に上記制御整流素子の電圧印加信号
が得られない時には電源を開放するようにしたことを特
徴とするサイリスタ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15743178U JPS5926408Y2 (ja) | 1978-11-17 | 1978-11-17 | サイリスタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15743178U JPS5926408Y2 (ja) | 1978-11-17 | 1978-11-17 | サイリスタ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5574909U JPS5574909U (ja) | 1980-05-23 |
| JPS5926408Y2 true JPS5926408Y2 (ja) | 1984-08-01 |
Family
ID=29148335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15743178U Expired JPS5926408Y2 (ja) | 1978-11-17 | 1978-11-17 | サイリスタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5926408Y2 (ja) |
-
1978
- 1978-11-17 JP JP15743178U patent/JPS5926408Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5574909U (ja) | 1980-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876433A (en) | Inverter controlled-type power source for arc welding | |
| JPS6332898A (ja) | ア−クランプ電源装置 | |
| US4282569A (en) | Constant current welding power supply with an upslope starting current | |
| JPS6142512B2 (ja) | ||
| US4540895A (en) | Device having thyristors connected in series | |
| US3793537A (en) | Firing circuitry for semiconductive controlled rectifiers | |
| JPS6151509B2 (ja) | ||
| JPS6035962A (ja) | 直流電源装置 | |
| JPH0219485B2 (ja) | ||
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| JPS54155152A (en) | Power unit for welder | |
| JPS637428Y2 (ja) | ||
| JPH0238316B2 (ja) | ||
| JPH0341894Y2 (ja) | ||
| JP2972322B2 (ja) | 大電力パルス発生器 | |
| JPH0132527B2 (ja) | ||
| JPH06113545A (ja) | 3相交流の位相制御方式 | |
| JPS637429Y2 (ja) | ||
| JPH0516878Y2 (ja) | ||
| JPS6138769Y2 (ja) | ||
| JPS5928140B2 (ja) | 移相器 | |
| JPS6277617A (ja) | 電力制御装置 | |
| JPS6070962A (ja) | サイリスタトリガ回路 | |
| JPS6231589B2 (ja) | ||
| JPS61288778A (ja) | 電力変換装置の制御方法 |