JPS5928054B2 - 混成集積回路用基板 - Google Patents
混成集積回路用基板Info
- Publication number
- JPS5928054B2 JPS5928054B2 JP54086267A JP8626779A JPS5928054B2 JP S5928054 B2 JPS5928054 B2 JP S5928054B2 JP 54086267 A JP54086267 A JP 54086267A JP 8626779 A JP8626779 A JP 8626779A JP S5928054 B2 JPS5928054 B2 JP S5928054B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- conductive pattern
- substrate
- connection area
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置特に混成集積回路に用いられる基
板に係り、さらに詳述するならばフェイスダウンボンデ
ィング（ＦａｃｅＤｏｗｎＢｏｎｄｉｎｇ）法により半
導体チップを電気的、機械的に結合する際に適した基板
に関するものである。
板に係り、さらに詳述するならばフェイスダウンボンデ
ィング（ＦａｃｅＤｏｗｎＢｏｎｄｉｎｇ）法により半
導体チップを電気的、機械的に結合する際に適した基板
に関するものである。
一般に、フェイスダウンボンディング法は、基板表面と
半導体チップの主表面とを互に対向させて基板上の接続
領域及び半導体チップ上の電極のいずれか一方又は両方
に形成された突起状のはんだ部をそれぞれ接触させた後
、それらを同時に加熱して冷却することにより、前記は
んだ部を介して基板上の接続領域と半導体チップ上の電
極を電気的に接続すると共に、半導体チップを基板上に
固定するようにしたもので、この方法は半導体装置特に
混成集積回路の性能向上や集積度の向上、製造工程の簡
素化、歩留りの向上等に有効な接続方法として多く利用
されている。
半導体チップの主表面とを互に対向させて基板上の接続
領域及び半導体チップ上の電極のいずれか一方又は両方
に形成された突起状のはんだ部をそれぞれ接触させた後
、それらを同時に加熱して冷却することにより、前記は
んだ部を介して基板上の接続領域と半導体チップ上の電
極を電気的に接続すると共に、半導体チップを基板上に
固定するようにしたもので、この方法は半導体装置特に
混成集積回路の性能向上や集積度の向上、製造工程の簡
素化、歩留りの向上等に有効な接続方法として多く利用
されている。
この種の接続方法において従来用いられている基板とし
ては、第１図ａ及びｂに示すように、アルミーナ等の絶
縁材料よりなる基板本体１上に、ｋｇ一Ｐｄ又はＡｕな
どで導電性パターン２を所定の形状に形成し、前記導電
性パターン２の複数の接続領域を除く部分を除いてその
周面を取り囲むようにガラスフリットなどの材料よりな
るガラス膜３を形成して、導電性パターン２上の各々の
接続領域に前記ガラス膜３よりも突出させて突起状を有
するはんだ部４をそれぞれ形成したものである。
ては、第１図ａ及びｂに示すように、アルミーナ等の絶
縁材料よりなる基板本体１上に、ｋｇ一Ｐｄ又はＡｕな
どで導電性パターン２を所定の形状に形成し、前記導電
性パターン２の複数の接続領域を除く部分を除いてその
周面を取り囲むようにガラスフリットなどの材料よりな
るガラス膜３を形成して、導電性パターン２上の各々の
接続領域に前記ガラス膜３よりも突出させて突起状を有
するはんだ部４をそれぞれ形成したものである。
なお、前記はんだ部４には、通常Ｓｎ４０％、Ｐｂ６０
％のはんだが使用される。しかしながら、このような基
板においては、導電性パターン２上に形成された接続領
域のはんだ部４がはんだに濡れない膜３で取り囲まれて
いるため、はんだに濡れない膜３の厚み分だけ突起状の
はんだ部４が実質的に低くなつてしまう。
％のはんだが使用される。しかしながら、このような基
板においては、導電性パターン２上に形成された接続領
域のはんだ部４がはんだに濡れない膜３で取り囲まれて
いるため、はんだに濡れない膜３の厚み分だけ突起状の
はんだ部４が実質的に低くなつてしまう。
通常、導電性パターン２はガラスフリットを使用した場
合、１０〜３０μ程度の厚みがあり、ガラスフリットの
焼成時にそれが接続領域のはんだ部４にだれて接続領域
の面積のバラツキが大きくなり、これによつて、前記は
んだ部４の高さがバラツキを生じ、歩留及び信頼性の低
下を招いていた。また、前記はんだ部４の下部がはんだ
に濡れない膜３よりも低いため、はんだ部４を形成する
時にはその接続領域に対し通常、フラックスが使用され
ているが、ボードの発生により接続領域の表面が十分に
活性化されず、はんだの濡れに差を生じ、はんだ部４の
バラツキを招く要因となつていた。さらに、半導体チッ
プを接続した後その接続状態を確認するため、通常、基
板本体１と平行して実体顕微鏡等で観察を行つているが
、この場合はんだに濡れない膜によつて接続領域が観察
しにくくなる等の欠点があつた。本発明は以上の点に鑑
み、このような問題を解決すると共にかかる欠点を除去
すべくなされたもので、その主目的は接続箇所がまわり
に付けられたガラス膜の影響で半田ぬれ性が悪くなるこ
とを防止することができる混成集積回路用基板を提供す
ることにある。
合、１０〜３０μ程度の厚みがあり、ガラスフリットの
焼成時にそれが接続領域のはんだ部４にだれて接続領域
の面積のバラツキが大きくなり、これによつて、前記は
んだ部４の高さがバラツキを生じ、歩留及び信頼性の低
下を招いていた。また、前記はんだ部４の下部がはんだ
に濡れない膜３よりも低いため、はんだ部４を形成する
時にはその接続領域に対し通常、フラックスが使用され
ているが、ボードの発生により接続領域の表面が十分に
活性化されず、はんだの濡れに差を生じ、はんだ部４の
バラツキを招く要因となつていた。さらに、半導体チッ
プを接続した後その接続状態を確認するため、通常、基
板本体１と平行して実体顕微鏡等で観察を行つているが
、この場合はんだに濡れない膜によつて接続領域が観察
しにくくなる等の欠点があつた。本発明は以上の点に鑑
み、このような問題を解決すると共にかかる欠点を除去
すべくなされたもので、その主目的は接続箇所がまわり
に付けられたガラス膜の影響で半田ぬれ性が悪くなるこ
とを防止することができる混成集積回路用基板を提供す
ることにある。
また、本発明の他の目的は導電性パターンの接続領域に
形成される突起状を有するはんだ部の高さのバラツキを
少なくすることができると共に、フエイスダウンボンデ
イングに好適なはんだ部の形状をバラツキなく形成する
ことができ、また、歩留の向上および信頼性の向上を図
ることができると共に作業性を高めることができる混成
集積回路用基板を提供することにある。このような目的
を達成するため、本発明は、絶縁性をもつ基板本体の主
表面に形成された導電性パターン上の接続領域に突起状
を有するはんだ部を設け、かつ前記はんだ部を取り囲む
ように形成されたガラス膜を設け、前記はんだ部はその
下部が前記ガラス膜よりも高く位置するように形成した
ものである。以下、図面に基づき本発明の実施例を詳細
に説明する。
形成される突起状を有するはんだ部の高さのバラツキを
少なくすることができると共に、フエイスダウンボンデ
イングに好適なはんだ部の形状をバラツキなく形成する
ことができ、また、歩留の向上および信頼性の向上を図
ることができると共に作業性を高めることができる混成
集積回路用基板を提供することにある。このような目的
を達成するため、本発明は、絶縁性をもつ基板本体の主
表面に形成された導電性パターン上の接続領域に突起状
を有するはんだ部を設け、かつ前記はんだ部を取り囲む
ように形成されたガラス膜を設け、前記はんだ部はその
下部が前記ガラス膜よりも高く位置するように形成した
ものである。以下、図面に基づき本発明の実施例を詳細
に説明する。
第２図ａ及びｂは本発明の一実施例を示す要部平面図及
びその−５線断面図であり、同図において第１図と同一
又は相当部分は同一番号を用いている。
びその−５線断面図であり、同図において第１図と同一
又は相当部分は同一番号を用いている。
この実施例では、導電性パターン２の接続領域にはんだ
に濡れやすい金属膜５をガラス膜３と同じか又はそれ以
上の厚みを有して形成し、この金属膜５上にはんだ部４
を突出させて突起状に形成したものである。この場合、
導電性パターン２は通常使用されているＡｇ−ＰｄにＰ
ｔを添加したり、Ａｇの比を増してはんだの濡れ性を良
くしたものである。上記実施例の基板によると、導電性
パターン２の接続領域に突起状に形成されるはんだ部４
の高さのバラツキを少なくでき、またはんだに濡れやす
くするため、前記はんだ部４の形状をバラツキなく形成
でき、これによつて、歩留および信頼性の向上をはかる
ことができるとともに、従来のものに比べてはんだに濡
れない領域に邪魔されることなく、接続状態を観察でき
るので、作業性を高めることができる。
に濡れやすい金属膜５をガラス膜３と同じか又はそれ以
上の厚みを有して形成し、この金属膜５上にはんだ部４
を突出させて突起状に形成したものである。この場合、
導電性パターン２は通常使用されているＡｇ−ＰｄにＰ
ｔを添加したり、Ａｇの比を増してはんだの濡れ性を良
くしたものである。上記実施例の基板によると、導電性
パターン２の接続領域に突起状に形成されるはんだ部４
の高さのバラツキを少なくでき、またはんだに濡れやす
くするため、前記はんだ部４の形状をバラツキなく形成
でき、これによつて、歩留および信頼性の向上をはかる
ことができるとともに、従来のものに比べてはんだに濡
れない領域に邪魔されることなく、接続状態を観察でき
るので、作業性を高めることができる。
また、接続箇所がまわりに付けられたガラス膜の影響で
半田ぬれ性が悪くなることを防止することができる。第
３図ａ及びｂは本発明の他の実施例を示す要部平面図及
びそのｌ−『線断面図であり、同図において第２図と同
一又は相当部分は同一番号を用いている。
半田ぬれ性が悪くなることを防止することができる。第
３図ａ及びｂは本発明の他の実施例を示す要部平面図及
びそのｌ−『線断面図であり、同図において第２図と同
一又は相当部分は同一番号を用いている。
この実施例において上述と相異している点は、導電性パ
ターン２の各々の接続領域と一致する箇所にガラス膜３
の膜厚と同じかそれ以上の膜厚をもつ金属あるいは絶縁
材料よりなる下地膜６を形成し、この下地膜６により前
記接続領域を持ち上げることによつて該接続領域に形成
される突起状のはんだ部４をガラス膜３よりも高くなる
ように形成したものである。この場合、前記下地膜６は
ガラス膜３と同一材料を用いてもよいし、又は導電性パ
ターン２と同じ材料を用いてもよい。したがつて、この
実施例においても上記実施例と同効である。以上のよう
に、本発明によれば、接続箇所がまわりに付けられたハ
ンダ膜の影響で半田ぬれ性が悪くなることを防止するこ
とができ、また、導電性パターンの接続領域に形成され
る突起状を有するはんだ部の高さのバラツキを少なくで
きると共に、はんだに濡れやすくなるため、フエイスダ
ウンボンデイングに好適なはんだ部の形状をバラツキな
く形成でき、歩留の向上および信頼性の向上をはかるこ
とができる。
ターン２の各々の接続領域と一致する箇所にガラス膜３
の膜厚と同じかそれ以上の膜厚をもつ金属あるいは絶縁
材料よりなる下地膜６を形成し、この下地膜６により前
記接続領域を持ち上げることによつて該接続領域に形成
される突起状のはんだ部４をガラス膜３よりも高くなる
ように形成したものである。この場合、前記下地膜６は
ガラス膜３と同一材料を用いてもよいし、又は導電性パ
ターン２と同じ材料を用いてもよい。したがつて、この
実施例においても上記実施例と同効である。以上のよう
に、本発明によれば、接続箇所がまわりに付けられたハ
ンダ膜の影響で半田ぬれ性が悪くなることを防止するこ
とができ、また、導電性パターンの接続領域に形成され
る突起状を有するはんだ部の高さのバラツキを少なくで
きると共に、はんだに濡れやすくなるため、フエイスダ
ウンボンデイングに好適なはんだ部の形状をバラツキな
く形成でき、歩留の向上および信頼性の向上をはかるこ
とができる。
さらに、ガラス膜に邪魔されることなく、接続状態を容
易に観察できるので、作業性を高めることができるとい
う効果がある。
易に観察できるので、作業性を高めることができるとい
う効果がある。
第１図ａ及びｂは従来の混成集積回路用基板を示す一部
平面図及びＩ−Ｖ線断面図、第２図ａ及びｂは本発明の
一実施例を示す要部平面図及び−１線断面図、第３図ａ
及びｂは本発明の他の実施例を示す要部平面図及び一『
線断面図である。 １・・・・・・基板本体、２・・・・・・導電性パター
ン、３・・・・・・ガラス膜、４・・・・・・接続領域
のはんだ部、５・・・・・・はんだに濡れやすい金属膜
、６・・・・・・接続領域を持ち上げるための下地膜。
平面図及びＩ−Ｖ線断面図、第２図ａ及びｂは本発明の
一実施例を示す要部平面図及び−１線断面図、第３図ａ
及びｂは本発明の他の実施例を示す要部平面図及び一『
線断面図である。 １・・・・・・基板本体、２・・・・・・導電性パター
ン、３・・・・・・ガラス膜、４・・・・・・接続領域
のはんだ部、５・・・・・・はんだに濡れやすい金属膜
、６・・・・・・接続領域を持ち上げるための下地膜。
Claims (1)
- １ 絶縁性をもつ基板本体と、この基板本体の主表面に
形成された導電性パターンと、この導電性パターンの接
続領域を取り囲むように形成されたガラス膜と、上記導
電性パターンの接続領域上に設けられ、上記導電性パタ
ーンと電気的に接続されるはんだ部とを備え、上記はん
だ部の下面を上記導電性パターン上の上記ガラス膜上面
と同一またはそれ以上の高さに設置した混成集積回路用
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54086267A JPS5928054B2 (ja) | 1979-07-06 | 1979-07-06 | 混成集積回路用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54086267A JPS5928054B2 (ja) | 1979-07-06 | 1979-07-06 | 混成集積回路用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5610952A JPS5610952A (en) | 1981-02-03 |
| JPS5928054B2 true JPS5928054B2 (ja) | 1984-07-10 |
Family
ID=13882035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54086267A Expired JPS5928054B2 (ja) | 1979-07-06 | 1979-07-06 | 混成集積回路用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928054B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH068404B2 (ja) * | 1984-12-28 | 1994-02-02 | 日東電工株式会社 | 結束用粘着テ−プまたはシ−ト |
-
1979
- 1979-07-06 JP JP54086267A patent/JPS5928054B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5610952A (en) | 1981-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100537243B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US3952404A (en) | Beam lead formation method | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| US3675089A (en) | Heat dispenser from a semiconductor wafer by a multiplicity of unaligned minuscule heat conductive raised dots | |
| JP4703938B2 (ja) | ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法 | |
| JPH09260436A (ja) | 半導体装置 | |
| US3543106A (en) | Microminiature electrical component having indexable relief pattern | |
| US3371148A (en) | Semiconductor device package and method of assembly therefor | |
| JPS5928054B2 (ja) | 混成集積回路用基板 | |
| US4672415A (en) | Power thyristor on a substrate | |
| KR20080037681A (ko) | 반도체 칩 및 그 제조 방법 및 반도체 장치 | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| JPH03285338A (ja) | ボンディングパッド | |
| CN101523584A (zh) | 用于半导体器件电极的保护阻挡层 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPH0396243A (ja) | 半導体集積回路装置 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPS6041728Y2 (ja) | 半導体装置 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPH0119395Y2 (ja) | ||
| JPH019160Y2 (ja) | ||
| JPS6153854B2 (ja) | ||
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JPS6317546A (ja) | 半導体装置 |