JPS5928709A - 電流ミラ−回路 - Google Patents

電流ミラ−回路

Info

Publication number
JPS5928709A
JPS5928709A JP57137230A JP13723082A JPS5928709A JP S5928709 A JPS5928709 A JP S5928709A JP 57137230 A JP57137230 A JP 57137230A JP 13723082 A JP13723082 A JP 13723082A JP S5928709 A JPS5928709 A JP S5928709A
Authority
JP
Japan
Prior art keywords
transistor
current
collector
circuit
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57137230A
Other languages
English (en)
Inventor
Kunio Seki
邦夫 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57137230A priority Critical patent/JPS5928709A/ja
Publication of JPS5928709A publication Critical patent/JPS5928709A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、′I!i流ばラー回路に関する。
従来より、第1図に示す工うな電流ミラー回路か公知で
ある。
この回路においては、入力電流工、か小さな値である場
合は人力1JL流工1に正確に°比例し7tal力′螺
流工zk傅ることかできるか、入力電流工、か大きな値
となると人力’WLU’tt工龜に正確に比例した出力
電流工2r#ることかできない。
本発明者はこの現象r検討した結果、この現象の原因ケ
下肥のように解明した〇 ’i電流ミラー回路npn)ランジスタQt、Q2のX
子寸法(%にエミッタサイズ)か互いに等しく、その特
性も互いに等しいと仮定する。両トランジスタQ+  
、Qgのペース曇エミッタ接合は並列に接続されている
ので、両トランジスタQ+  +Q1のベースには互い
に等しいベース゛酩流工、か流れる。両トランジスタQ
I 、Q2のエミッタ接地゛亀流増1陥4<kh、、と
すれば、入力電流I、l出力岨流工2 、電流比ORは
それぞれ下式のように求められる。
ソ:、   工 直 =(」ヒコ’FB  + 2 )
  ’  I B              ’ ・
・・−(1)■、=h   ・工          
・・・・・・(2)FICB 両トランジスタQ+、Qsの1に流増l1Iiil率%
Kか2ニジ極めて大@な値r有する場合は、上記(3)
式は下式の如く近似されることかでき入力電流1゜と夷
雀的に等しい出力電流工!r得ることかできる。
C,−□キl      ・・・・・・(4)2 1+− FK 一方、当業者間で周知なように、トランジスタのIjf
l&増幅率り、、はコレクタ電tAt工。に依存し、コ
レクタ醸流■。か太さな値となるンこ従って【在流増幅
軍hFEO値は低下する。
従って、1JL流ミラ一回路の入力′町流工1の値か大
となることVcよ、り両トランジスタQ+、Qaの電流
増幅率鳴、が低下するため、上記(3)式より明らかな
ように電流比C□か低下して入力′低光I。
に正蓚に比例した出力策流工2?伺ることかできなくな
る。
一方、当栗者間で周知のように、トランジスタのコレク
タ領域の不純f吻礎度は比戟的低いため、トランジスタ
はそのコレクタ佃城中にU+(視でさなめ直列抵抗rB
o’c等価的にMすることになる。
従って、第1区(の16流εラ一回路の靜価回路は第2
図の卯〈示さnることかでき、両トランジスタQ+、Q
aはコレクタ直列抵抗r。87有している。向、第2図
において、Eはエミッタ電極、Bはベース’M4に、O
1qコレクタ′l′lf極であるo i’i7 VC1
入力奄流工1か増大してトランジスタQ+のコレクタ電
流か増加するとトランジス!9Q+ のコレクタ直列抵
抗r6oにおける電圧降下か犬とな弘 トランジスタQ
、+のペース層と活性コレクタrvIOAとの間のPN
接合は順方11」バイアス妊れ、トランジスタQ、Iは
飽和領域に駆動芒几るようになる。
一方、飽和領域で動作するトランジスタのエミッタ接地
′声0毘増幅率h F−−j活性領域で動作するトラン
ジスタのエミッタ接地電流率hFF、と比W2シて著し
く小芯な11rIとなる。
従って、第1図に示した公知の電流ミラー回路において
は人力″tM、 U3 工rか増大すると、ペース電極
Bとコレクタ電極Cとが短絡σnたダイオード接続トラ
ンジスタQ+ かそのコレクタ直タリ抵抗r6oVCお
ける電圧1枠下に工って飽オ目翅域シて駆虫υさtして
、トランジスタQ+ のエミッタ接地K K Q冑1削
24hF、か著しく低下するため−v1eεラー回路の
電流比CRか低下し人力電流11に比例した用力璽流f
xk得ることかできなくなる。
この発明は上述の如き発明者による検討結原r基になδ
7″LfCものであり、その目的と下るところIri動
作范流範vJ(の拡大?図った電流ミラー回路r提供す
ることにおる。
この発明の他の目的に、以下の都1明及び図面から明ら
かになるであろう。
第3図μ、この発明の一実施例による電流ミラー回路會
示す回路図である。
トランジスタQI + Q2のベース電体B及びエミッ
タ電極Eか七1Lぞn共通接続て扛でいる。七のコレク
タ1匡極Cから入力電流1監か供給ζnる入力倶]トラ
ンジスタQIのベース14f極B、コレクタ1匡極0間
には、抵抗RBが設けら扛ている。セして、出力11リ
トランジスタQ2のコレクタから出力電流■!?祷るも
のでるる。
この冥流例において、特に制限てtないか、トランジス
タQ1.Qz として、前述の工うにnpΩ型小(g号
トランジスタ?用いて、七のコレクタl1c(lttか
約10mA(ミリアンペア)筐で入力トランジスタQt
 k飽訂Iさせることなく動作σせる場合、上記抵抗R
Bの抵抗値は次のようにして求められる。
1d’i流ミラ一回路の入力vi、流工五の最大値か工
1max (例えば約tomA)に設定はれ、/ハつト
ランジスタQ、の工εツタサイズかトランジスタQIの
エミッタサイズのN倍(例えばti=9)に設定でnで
いるとする。トランジスタQtのペース屯流紫工ゎ 、
トランジスタQl、Q2のエミッタ接地電流増幅率か等
しいね−。なる値と丁nは、次式か成立する。
工I=(h、、+I+N)・I 、     −−−−
−(51x 2=hFE−N @ I B      
  ・・=(6)=□         ・・・・・(
7)1+N 1+− FIIC 入力電離■lか最大イ1バエl 111aXの場合もl
 −1−N< h F Kの条件か/1h足芒n6よう
に工はツタ接地畦流増幅率hFFI k設定することに
より、上記(7)式で与えられるvL流比CFiは下式
のように近似され、入力電流■lに比例した出力逝流工
!?得ることができる。
hFE 次に第4図に示した第3図の等価回路?参照して、入力
電流1.か最犬値工1 maXの時にトランジスタQI
か飽和領域に駆動式れないような抵抗RBの抵抗fぽ設
定全下記VC説明する。
上記、第(5)式より、次式か祷られる。
t  InaX より一□・・・・・・(9) hF、+I十N 従って、この時1 +N < hFEの条件か満足さn
ているのでトランジスタQIのコレクタ′亀流工。、1
は、次式で例えられる。
llFE士1士貨 hFE 次にトランジスタQIのペース成極Bの電圧VB 、コ
レクタ電極Cの電圧V。、活性コレクタ/mOAの電圧
V。Aは下a己のように求めらnる。
Vo−VB+RB(1+N)・x 、    −・・・
q2vOA=VO−rBo”工0Qll=vO”C8・
”FE” より・・・・・・a3 ただし、■   にトランジスターのベース・KQI 工ばツタ電圧、にはボルツマン定数、TはP差[’1度
、qu酸子を向、■。、1はトランジスタQ1のエミッ
タ屯ζ/IC4,■sはトランジスタQIの飽和電流で
ある。
トランジスタQIのベース)曽と活性コレクタ層OAと
の間のPN接合か順方同バイアス芒n飽オ]J餠城に駆
動ざnること紫防止するためeこはV。、〉■8の条件
葡満丁必安がめり、抵抗Rゎの抵抗110に関し次の設
定条件か与えられる。
RB(1+N)・工、>rBo@hPI・工ゎ一方、ト
ランジスタQIのエミッタ接地xi増幅率hFEは第5
図の曲線tに示すようにそのコレクタ電流■。の増加に
伴なって減少する傾向?示す。芒らに、モノリシック牛
導体乗檀回路のiL8!造バラツキによってトランジス
タのエミッタ接地α姫増幅率hFEO値もバラツキr有
する。従って、第5図りこ示す工うに、人力′醒流最大
値工t max にほぼ等しいコレクタ′妊流かトラン
ジスタQ、か流nfc時、)ランジスタQIのエミッタ
接地電流増幅率hF y2 idバラツキの最大ft&
 h FBエエトハラソキの最小値hFF、mi。との
間の値?Mする。人力亀流最大値工Imaxか流れたト
ランジスタQIのエミッタ接地電流増幅率hFBか最大
値hFEmaXと最小値hF!Dmi。との[口」に分
布する全ての場合にトランジスタQiか飽和状態に駆動
ざ扛ること葡防止するkめ、抵抗Rゎは仄の設定条件に
従ってその抵抗値か定めらnている。
従って、r8oか0.2にΩ1hoIrlaxが100
 。
Nか9と憇定すると、抵抗RBは2にΩ以上の抵抗値に
定めら扛て−る。
このように、入力倶]トランジスタQ、のベース。
工εツタ間に抵抗RB?挿入テるという惨めで藺単な手
法[よジ、電流ミラー回路における動作嵐ηl範囲の拡
大r図ることかでさる。この場合、使用するトランジス
タの電流増幅”Js h FF、がほぼフラットになる
限界付近1て、その動作tL流範囲?拡大でさるため、
特に1j1]限ざnなl、−+71i、この夷加力VC
9FNる吐θ+t iラー回路rモノリシソクエCに」
画用した場合には、使用するトランジスターサイズの/
」−型化〃1図られるから、果イ貞度の向上4図ること
もできる。丁なわち、必要と芒nる動作篭随馳tzJj
2得るための「ル流ピラー回路?憎りにするトランジス
タのサイズか小型化できるものとなる。
第6図VCは、この発明?モータ扇動回路に応用しfc
場合の一実施例七示す回路図か示されている。
この回路は、相補的に動作する出力トランジスタQ6.
Qs及びQi’ 、Qs’の出力端子OUT、。
及びOUT、間にモータMかブリッジ形態に接続さnて
いる。丁なわち、モータMKはトランジスタQ6とトラ
ンジスタQa’ k通して一方向1(駆動電流か供給さ
nl トランジスタQ、lとトランジスタQ6を通して
他方同に駆動電流が供給嘔nる。
この場合、接地電位側田力トランジスタQa及びQa’
は、飽和領域で動作させるために、そのペースに供給δ
nる駆m篭流乞形戟する電流増l崩回路として、Ra把
実施例に示した電流ミラー回路か用いらnる。丁なわち
、人力信号lNICよってトランジスタQs、Q<か動
作(2駆動′屯流が形成きれる。
トランジスタQ4で形成でn、fCIIA動電流は動電
力トランジスタQ5のペースに供給芒nるため、このト
ランジスタQ5かオンする。−万、トランジスタQs 
で形放さnfc躯動菟流は、トランジスタQt’ + 
Q*’及び抵抗R1′で侮@ G A fc ’mJ 
6r2 ’t Meミラー回路によって電流増幅さn1
出力トランジスタQa’のペースに供給さnるため、ト
ランジスタQa’かオンする。したがって、出力端子O
UT。
から出力端子0UT2に向ってu1力醒流〃・流nるこ
とになる。この場合、接地電位1ltllの出力トラン
ジスタQs’には、上記電流ミラー回路によって電流増
幅きれfc駆動電流によってオンするため、飽和領域で
動作することになる。
なお、上d己成流増幅作用?行なうために、電流ミラー
回路i 構hXするトランジスタQ+’  + Q2’
のエミッタ1m槓比力twr定の比?もって設定ざnて
いる。
ま皮、モータMに逆方向に電流に流子場合には、入力信
号INによってトランジスタQs’ 、 Q4’り1駆
動し、上記同憚な駆動電流か形成きnる。したかつて、
上記同様にトランジスタQaトトランジスタQs’かオ
ン下ることによって、上記逆方向の田力篭流刀為形灰式
nる。
この工うなモータ駆動回路に適用した場合、負荷のfw
Jに応じて変動する用力奄rM、に見合った駆動匿流ケ
広い範囲にわたって供給することができる。
この発明は、前記実施例に限定されない。
入力側トランジスタのペース、エミッタ間に設けられる
抵抗の抵抗値は、使用するトランジスタの電流増11μ
率、ペース、エミッタ間回圧及びコレクタ直列抵抗r 
s o等のトランジスタの#I % G ト、必袂とさ
れるコレクタ電流との関連で辿ばnるものでるる。
この発8Aは、電流ミラー回路として広く利用できるも
のでめる。
【図面の簡単な説明】
第1図は従来エリ公知の電流ミラー回路の回路図r示し
、 第2図は第1図の回路の等価回路忙示し、第3図は本発
明の一実施例による電流ミラー回路の回路図を示し、 第4図に第3図の回路の等価回路?示し、第5図はトラ
ンジスタのhPI−工。特性r示し、第6図は本発明の
応用実施例によるモータyiIAIJJJ回路の冥施例
r示す。 代理人 弁理士 薄 出 オII  縞  1.;)第
  1  図 第  2  図 1、−(hFlfzHa   Tz−APElll第 
 3  図        第  4  。 第  5 図 第  6  図 cc

Claims (1)

    【特許請求の範囲】
  1. 七のコレクタに入力illか供給される入力トランジス
    タQ+  と、そのコレクタから出力vL流金得る出力
    トランジスタQ寓とのベース、エミッタかそれぞれ共通
    接続され、上記入力トランジスタQtのコレクタと共通
    ベース間に抵抗RBが挿入ざ几るものであることに%徴
    とする[流ずラー回路。
JP57137230A 1982-08-09 1982-08-09 電流ミラ−回路 Pending JPS5928709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57137230A JPS5928709A (ja) 1982-08-09 1982-08-09 電流ミラ−回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57137230A JPS5928709A (ja) 1982-08-09 1982-08-09 電流ミラ−回路

Publications (1)

Publication Number Publication Date
JPS5928709A true JPS5928709A (ja) 1984-02-15

Family

ID=15193817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57137230A Pending JPS5928709A (ja) 1982-08-09 1982-08-09 電流ミラ−回路

Country Status (1)

Country Link
JP (1) JPS5928709A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS579395B2 (ja) * 1974-08-16 1982-02-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS579395B2 (ja) * 1974-08-16 1982-02-20

Similar Documents

Publication Publication Date Title
JPH033509A (ja) 瞬間的パワー制限回路
JPS5928709A (ja) 電流ミラ−回路
JPH0232585B2 (ja)
JPS5934703A (ja) バイアス回路
JPS6028403B2 (ja) 差動増巾回路
JPS5866129A (ja) 定電流源回路
US3989997A (en) Absolute-value circuit
JPH0620173Y2 (ja) 起動回路を有する基準電圧回路
JPH0527282B2 (ja)
JPH036022Y2 (ja)
JP2591906Y2 (ja) 基準電圧回路
JPH03230208A (ja) 基準電圧発生回路
JPS5910627Y2 (ja) 絶対値検出回路
JPS6114174Y2 (ja)
JPS62225014A (ja) プツシユプル増幅器
JPH0346574Y2 (ja)
JPS6145314A (ja) 絶対値電圧電流変換回路
SU377750A1 (ru) ййкООЮ:ВНАЯшг1*'10'-1и;;;"5Г1||^
JPS595322A (ja) 定電流源回路
JPH079449Y2 (ja) 増幅器
JPH0370926B2 (ja)
JPS5922411B2 (ja) ウインド・コンパレ−タ回路
JPS63208312A (ja) 増幅装置
JPS6256685B2 (ja)
JPS58161513A (ja) 利得制御増幅回路