JPS5929247A - プリント基板配線方法 - Google Patents
プリント基板配線方法Info
- Publication number
- JPS5929247A JPS5929247A JP57138517A JP13851782A JPS5929247A JP S5929247 A JPS5929247 A JP S5929247A JP 57138517 A JP57138517 A JP 57138517A JP 13851782 A JP13851782 A JP 13851782A JP S5929247 A JPS5929247 A JP S5929247A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- section
- pattern
- wiring section
- allowable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プリント基板上の搭載部品の配線のだめのプ
リントパターンを決定するだめの、計算機によるプリン
ト基板配線方法に関する。
リントパターンを決定するだめの、計算機によるプリン
ト基板配線方法に関する。
従来技術
従来の計算機によるプリント基板配線方法においては、
接続すべき部品ピン間の配線区間を、矩形のプリントパ
ターンを使用して出来るだけ最短で配線を行っていた。
接続すべき部品ピン間の配線区間を、矩形のプリントパ
ターンを使用して出来るだけ最短で配線を行っていた。
しかし、配線区間にＰよ下記８タイプがあり、その中の
最短配線、迂回配線の区間については人手にてプリント
パターン設Ｓｔを行う必要があり、費用、設Ｈト期間面
で問題であった。
最短配線、迂回配線の区間については人手にてプリント
パターン設Ｓｔを行う必要があり、費用、設Ｈト期間面
で問題であった。
最短配線区間：信号の遅れに対するマージンの小さい配
線区間。
線区間。
一般配線区間：一般の配線区間。
迂回配線区間：クロック信号の様に、全ての部品に同じ
信号の遅れとなるよう に迂回して配線する区間。
信号の遅れとなるよう に迂回して配線する区間。
発明の目的
本発明の目的は、前述のような人手の介入を不要とし、
しかも現在一般的となっている配線手法を利用でき実施
の容易な、改良した削η慎によるプリント基板配線方法
を提供することにある。
しかも現在一般的となっている配線手法を利用でき実施
の容易な、改良した削η慎によるプリント基板配線方法
を提供することにある。
現在知られているプリント基板のプリントパターン段組
自動化手法の１つである配線手法を詳細が判明した。
自動化手法の１つである配線手法を詳細が判明した。
１）一般のプリント基板においては、全配線区間の９０
％以上が、第１図に示すマンハッタン長（＝’＋”２）
でプリントパターン化できる。ここで、１は部品ピ
ン、２はプリントパターンである。
％以上が、第１図に示すマンハッタン長（＝’＋”２）
でプリントパターン化できる。ここで、１は部品ピ
ン、２はプリントパターンである。
１１）従来の配線手法は、第１図の様に矩形のプリント
パターンを形成する場合の性能が最も良く、第２図の様
に迂回した場合は性能が最も悪くなる。
パターンを形成する場合の性能が最も良く、第２図の様
に迂回した場合は性能が最も悪くなる。
このような従来の配線手法の特徴を活用しつつ、最短配
線および迂回配線の区間についても、人手を介入させな
いでプリントパターンを設計するために、水弁明延よる
プリント基板配線方法にあっては、各配線区間を、その
信号遅延時間とマンハッタン長との関係にしだがって、
最短配線のグループ、迂回配線のグループ、−膜配線の
グループに分類する。更に、最短配線グループに分類さ
れる配線区間を斜めパターン区間と石線パターン区間に
分割する。−また、迂回配線グループの配線区間を、２
つ以上の配線区間に分割する′。そして、−膜配線グル
ープの配線区間、最短配線グループの配線区間の分割し
たパターン区間、迂回配線グループの配線区間の分割後
の配線区間についてプリントパターンを決定するが、そ
の手法は従来の配線手法（迷路法、線分探索法など）で
容易に実施できる。
線および迂回配線の区間についても、人手を介入させな
いでプリントパターンを設計するために、水弁明延よる
プリント基板配線方法にあっては、各配線区間を、その
信号遅延時間とマンハッタン長との関係にしだがって、
最短配線のグループ、迂回配線のグループ、−膜配線の
グループに分類する。更に、最短配線グループに分類さ
れる配線区間を斜めパターン区間と石線パターン区間に
分割する。−また、迂回配線グループの配線区間を、２
つ以上の配線区間に分割する′。そして、−膜配線グル
ープの配線区間、最短配線グループの配線区間の分割し
たパターン区間、迂回配線グループの配線区間の分割後
の配線区間についてプリントパターンを決定するが、そ
の手法は従来の配線手法（迷路法、線分探索法など）で
容易に実施できる。
発明の実施例
本発明によるプリント基板配線方法は、第３図に示すよ
うに、配線区間の許容パターン長範囲の計算、配線区間
のグループ分け、最短配線区間の分割、迂回配線区間の
分割、プリントパターンの決定の５つの処理段階で実行
される。以下、各処理段階について説明する。
うに、配線区間の許容パターン長範囲の計算、配線区間
のグループ分け、最短配線区間の分割、迂回配線区間の
分割、プリントパターンの決定の５つの処理段階で実行
される。以下、各処理段階について説明する。
配線区間のＷ１容パターン長範囲の計算配線区間の信号
の遅れを算出し、配線区間の許容パターン長を算定する
。本処理の手順を第５図の例により説明する。
の遅れを算出し、配線区間の許容パターン長を算定する
。本処理の手順を第５図の例により説明する。
（１）信号のディレィが規定されている論理区間の信号
の遅延時間を、素子の信号遅延時間と仮想プリントパタ
ーン長（マンハッタン長）より算出する。第５図の例で
は１．Ｘ、ｄｉ ＋ 、Ｘ、ｔｉｌｌ、 がディレィ
となる。ここで、ｄｉは素子自体の信号遅延時間、鵠は
仮想プリントパターン長７３．、 （１＝ ｘ、 ２゜
３．９に依存する信号遅延時間である。
の遅延時間を、素子の信号遅延時間と仮想プリントパタ
ーン長（マンハッタン長）より算出する。第５図の例で
は１．Ｘ、ｄｉ ＋ 、Ｘ、ｔｉｌｌ、 がディレィ
となる。ここで、ｄｉは素子自体の信号遅延時間、鵠は
仮想プリントパターン長７３．、 （１＝ ｘ、 ２゜
３．９に依存する信号遅延時間である。
（１１）配線区間に許容される信号遅延時間の範囲（Ｄ
±Δｄ）より、次式にしたがって、プリントパターンだ
けの信号遅延時間の許容範囲（ＤＬ±Δｄｌ）を計算す
る。
±Δｄ）より、次式にしたがって、プリントパターンだ
けの信号遅延時間の許容範囲（ＤＬ±Δｄｌ）を計算す
る。
１）′ｒＪ±１ｄｌ＝Ｄ±Δｄ−Σ ｄよ−１
（ｌｉ＋）下式しこより−、プリントパターン長の許容
範囲（■）±Δ７１りを決める。
範囲（■）±Δ７１りを決める。
（１）Ｌ士Δｄ／）＝ｆ（Ｌ±Δｌ）
配線区間のグループ分は
プリントパターン長の許容範囲（Ｌ±Δｌ）と信号遅延
時間が規定されている論理区間のプリント基板上でのマ
ンノ・ツタン長から、配線区間のグル−プ分けを行う。
時間が規定されている論理区間のプリント基板上でのマ
ンノ・ツタン長から、配線区間のグル−プ分けを行う。
第５図の例では、ｄｉ、〜ｄ１４に対応したパターン長
１．−１４の合計値と、グリントパターン許容長（Ｌ±
Δｌ）を比較すること釦より、下記８グループに分ける
。
１．−１４の合計値と、グリントパターン許容長（Ｌ±
Δｌ）を比較すること釦より、下記８グループに分ける
。
最短配線グループ：マンハッタン長がプリントパターン
長許容範囲の上限（Ｌ＋Δｌ）を越える場合に、とのグ
ループに分類する。第５図の例では、菰 Σ ／＋）Ｌ＋Δｌの場合である。
長許容範囲の上限（Ｌ＋Δｌ）を越える場合に、とのグ
ループに分類する。第５図の例では、菰 Σ ／＋）Ｌ＋Δｌの場合である。
迂回配線グループ：マンハッタン長がプリントパターン
長許容範囲の下限（Ｌ−Δｌ）を下回わる場合に、この
グループに分類する。第５図の例では、 １１１１１ｒ
＜ Ｌ−Δｌ の場合でちる。
長許容範囲の下限（Ｌ−Δｌ）を下回わる場合に、この
グループに分類する。第５図の例では、 １１１１１ｒ
＜ Ｌ−Δｌ の場合でちる。
−膜配線グループニマンハッタン長がプリントパターン
長許容範囲内に入る場合、又は、信号遅延時間の規定の
ない配線区間の場合、このグループに分類する。第５図
の例では、 Ｌ−ΔｌくΣ ｌ、＜Ｌ−１−Δｉ の場合である。
長許容範囲内に入る場合、又は、信号遅延時間の規定の
ない配線区間の場合、このグループに分類する。第５図
の例では、 Ｌ−ΔｌくΣ ｌ、＜Ｌ−１−Δｉ の場合である。
＝１＝ １ ＝
最短配線グループの配線区間の分割
このグループの配線区間は、プリントパターン長ｒ「容
範囲を満足するように、グリント基板の直線パターン面
と斜めパターン面を用いて配線する。
範囲を満足するように、グリント基板の直線パターン面
と斜めパターン面を用いて配線する。
ここでは、プリント基板は、第４図に示すような、Ｘ方
向とｙ方向の直線バタ・−ン面ＡとＢ （パターン方向
は図中の矢印の通り）、および斜め方向パターン面Ｃど
Ｄ（パターン方向は図中の矢印の通り）を有するものと
する。以下、第６図に示す配線区間を例に手順を示す。
向とｙ方向の直線バタ・−ン面ＡとＢ （パターン方向
は図中の矢印の通り）、および斜め方向パターン面Ｃど
Ｄ（パターン方向は図中の矢印の通り）を有するものと
する。以下、第６図に示す配線区間を例に手順を示す。
（１）斜めパターンの抽出
配線区間を、第４図のプリント基板の斜めパターン面Ｃ
（−１だけＤ）を使用して配線するだめの斜めパターン
５を抽出する。
（−１だけＤ）を使用して配線するだめの斜めパターン
５を抽出する。
（１１）配線区間分割
抽出した斜めパターン５の両端に仮想的な部品のピン６
を設け、配線区間を余１めパターン区間と直線パターン
区間に分割する。第０図の例では、仮想部品ピン６の位
１ｄをｃ、ｄ、、実際の部品ピン１の位置をａ、ｂとし
て、配線区間ａ −ｂを１汀線パタ一ン区間ａ−Ｃとｂ
−ｄ、および斜めパターン区間ｃ −ｄ Ｋ分割する。
を設け、配線区間を余１めパターン区間と直線パターン
区間に分割する。第０図の例では、仮想部品ピン６の位
１ｄをｃ、ｄ、、実際の部品ピン１の位置をａ、ｂとし
て、配線区間ａ −ｂを１汀線パタ一ン区間ａ−Ｃとｂ
−ｄ、および斜めパターン区間ｃ −ｄ Ｋ分割する。
ここで、直線パターン区間は第４図の直線パターン面Ａ
またはＢを用いて配線される。
またはＢを用いて配線される。
迂回配線グループの配線区間の分割
グループＢ（迂回配ｍ）の配線区間を下記手順により分
割する。
割する。
（１）迂回仮想ピン設定
配線区間の途中に、プリントパターン長許容範囲（Ｌ：
Ｉ：Δｌ）を満足する位置に迂回仮想ピンを設定する。
Ｉ：Δｌ）を満足する位置に迂回仮想ピンを設定する。
第７図の例では、例えば位置！ＩＶＬ仮想ビン７を設定
する。Ｌ−Δｌ≦ｌ、−１−１’、 −１−１，≦Ｌ＋
Δｌとなる位置であれば、任意の位置で良い。
する。Ｌ−Δｌ≦ｌ、−１−１’、 −１−１，≦Ｌ＋
Δｌとなる位置であれば、任意の位置で良い。
（１１）配線区間分割
配線区間を、迂回仮想ピンを境にして２つの配線Ｉｚ間
に分割する。第７図配線区間−−ｆは、配線区間ｇ −
ｙとｑ−ｆに分割される。
に分割する。第７図配線区間−−ｆは、配線区間ｇ −
ｙとｑ−ｆに分割される。
プリントパターンの決定
最短配線グループの分割後の配線区間、迂回配線グルー
プの分割後の配線区間、および−膜配線グループの配線
区間について、配線用のプリントパターンを決定する。
プの分割後の配線区間、および−膜配線グループの配線
区間について、配線用のプリントパターンを決定する。
これは、従来の配線手法、例えば迷路法や線分探索法に
より行なうが、パターン面（第４図のＡ−Ｄ）の割当て
は次の通りである。
より行なうが、パターン面（第４図のＡ−Ｄ）の割当て
は次の通りである。
最短配線グループの配線区間の斜めパターン区間に対す
るプリントパターンは、斜めパターン面ＣｔたはＤを割
り当てる。最短配線グループの配線区間の直線パターン
区間、および他のグループの配線区間に対するプリント
パターンは、直線パターン１酊ＡまたはＢを割り当てる
。
るプリントパターンは、斜めパターン面ＣｔたはＤを割
り当てる。最短配線グループの配線区間の直線パターン
区間、および他のグループの配線区間に対するプリント
パターンは、直線パターン１酊ＡまたはＢを割り当てる
。
発明の効果
以上に詳述した本発明によれば、人手を介入させること
なく、極めて効率良くプリント基板の配線を行なうこと
ができる。しかも、個々の配線区間に対するプリントパ
ターンの決定は、従来と同様の配線手法によって行なう
ことができるので、本発明は実施が容易である。
なく、極めて効率良くプリント基板の配線を行なうこと
ができる。しかも、個々の配線区間に対するプリントパ
ターンの決定は、従来と同様の配線手法によって行なう
ことができるので、本発明は実施が容易である。
第１図は配線区間のマンノ・ツタン長を示した図、第２
図は配線区間の迂回配線の１例を示す図、第８図り２本
発明の処理流れ図、第４図は本発明の実施対象のプリン
ト基板の１例を示す図、第５図は信号遅延時間の計尊方
法をＮＩＩ明するだめの図、第０図は最短配線区間の分
割例を示す図、第７図はｉチ回配置腺区間の分割例を示
す図である。 ］・・・部品のビン、２・・・プリントパターン、５・
・・斜めパターン、６・・・仮想部品ビン、７・・・迂
回仮想ビン。
図は配線区間の迂回配線の１例を示す図、第８図り２本
発明の処理流れ図、第４図は本発明の実施対象のプリン
ト基板の１例を示す図、第５図は信号遅延時間の計尊方
法をＮＩＩ明するだめの図、第０図は最短配線区間の分
割例を示す図、第７図はｉチ回配置腺区間の分割例を示
す図である。 ］・・・部品のビン、２・・・プリントパターン、５・
・・斜めパターン、６・・・仮想部品ビン、７・・・迂
回仮想ビン。
Claims (1)
- （１）プリント基板上における部品のビン間を接続する
だめのプリントノくターンを下記の段階（イ）ないしＧ
］＋により決定することを特徴とする、引算機によるプ
リント基板配線方法。 （イ）接続すべき一対の部品ビン間の配線区間について
、部品ビン間の信号遅延時間の条件で決まる許容パター
ン長範囲を言１算する。 （ロ）各配線区間を、その部品ビン間のマンハッタン長
が上記段階（イ）で計算した許容パターン長範囲の上限
を越えるときは最短配線グループ罠、マンー゛ツタン長
が許容パターン長範囲の下限を下寸わるときは迂回配線
グループに、マンハッタン長が許容パターン長範囲に入
るとき、まだは信号遅延時間の規定のないときは一般配
線グループに分類する。 （ハ）上記段階（ロ）で最短配線グループに分類された
各配線区間を、上記段階（イ）で計算した許容パターン
長範囲の条件を満足するように斜めパターン区間と直線
パターン区間とに分割する。 に）上記段階（ロ）で迂回配線グループに分類された各
配線区間を、上記段階（イ）で計算した許容パターン長
範囲の条件を満足するようＶＣ２つ以上の配線区間に分
割する。 （ホ）］、記段階（ロ）で−膜配線グループに分類され
た各配線区間、上記段階（ハ）で分割された各斜めパタ
ーン区間および各直線パターン区間、および上記段階に
）で分割後の各配線区間におけるプリントパターンを決
定する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57138517A JPS5929247A (ja) | 1982-08-11 | 1982-08-11 | プリント基板配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57138517A JPS5929247A (ja) | 1982-08-11 | 1982-08-11 | プリント基板配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5929247A true JPS5929247A (ja) | 1984-02-16 |
| JPS6313177B2 JPS6313177B2 (ja) | 1988-03-24 |
Family
ID=15223993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57138517A Granted JPS5929247A (ja) | 1982-08-11 | 1982-08-11 | プリント基板配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929247A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04677A (ja) * | 1990-04-18 | 1992-01-06 | Hitachi Ltd | 配線長指定配線方法及び配線長指定配線システム |
| US6584608B1 (en) | 1997-10-07 | 2003-06-24 | Fujitsu Limited | Interactive designing process and system of a printed circuit board pattern |
-
1982
- 1982-08-11 JP JP57138517A patent/JPS5929247A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04677A (ja) * | 1990-04-18 | 1992-01-06 | Hitachi Ltd | 配線長指定配線方法及び配線長指定配線システム |
| US6584608B1 (en) | 1997-10-07 | 2003-06-24 | Fujitsu Limited | Interactive designing process and system of a printed circuit board pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6313177B2 (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5929247A (ja) | プリント基板配線方法 | |
| KR20010015212A (ko) | 논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성방법 및 배선 레이아웃 장치와 배선 레이아웃 방법 | |
| JP2817476B2 (ja) | 集積回路の予測配線長計算法 | |
| JP3891456B2 (ja) | 集積回路の故障検証方法 | |
| JPH04148376A (ja) | 印刷回路の階層的配置処理方式 | |
| JP2567985B2 (ja) | ディジタル回路のパス自動選択方法及びディジタル回路のパス自動選択装置 | |
| JPH06224302A (ja) | 配線遅延を考慮した配線マスク製造装置 | |
| JP2853660B2 (ja) | 配線処理装置 | |
| JPS6190491A (ja) | 信号遅延を考慮した配線方法 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JPH05210706A (ja) | メッキ膜厚均一化方式 | |
| JPS5922160A (ja) | 図形処理方法 | |
| JP2763721B2 (ja) | 論理回路検証方法 | |
| JPH0355868A (ja) | 電子回路の配線間容量算出方法 | |
| JPS63257062A (ja) | 回路の配線抵抗演算方式 | |
| JP2721712B2 (ja) | 自動配線方法 | |
| JPH04132237A (ja) | 電子回路の配線間容量の算出方法 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| KR20250107055A (ko) | 반도체 패턴의 생성 방법 및 장치 | |
| JP3006140B2 (ja) | 自動配線方式 | |
| JPH05251634A (ja) | 集積回路中の機能ブロックの所要領域決定方法 | |
| JPH04181378A (ja) | プリント基板パターン配線システム | |
| JPH05160263A (ja) | Ｌｓｉの外部端子の信号配置決定方法 | |
| JPH0661352A (ja) | Ｌｓｉの自動配置配線処理方法 | |
| CN111265786A (zh) | 面向呼吸运动信号二次超分辨电路的电阻链分配方法 |