JPH05210706A - メッキ膜厚均一化方式 - Google Patents
メッキ膜厚均一化方式Info
- Publication number
- JPH05210706A JPH05210706A JP4011508A JP1150892A JPH05210706A JP H05210706 A JPH05210706 A JP H05210706A JP 4011508 A JP4011508 A JP 4011508A JP 1150892 A JP1150892 A JP 1150892A JP H05210706 A JPH05210706 A JP H05210706A
- Authority
- JP
- Japan
- Prior art keywords
- graphic data
- wiring pattern
- pattern
- logical sum
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. program control
- H01J37/3023—Program control
- H01J37/3026—Patterning strategy
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【目的】高多層セラミック配線基板のメッキ膜厚を均一
化させる。 【構成】べた発生手段２１は、基板上の全格子点上に
“べたパターン”を図形データとして発生する。配線パ
ターン生成手段２３は、設計データ２２から各配線パタ
ーンを図形データとして生成する。発生された“べたパ
ターン”と生成された配線パターンは、論理和演算手段
２４によって論理和が行われる。等電位追跡手段２５
は、論理和された図形データ中の配線パターンについて
等電位追跡により接続されている図形を選択する。排他
的論理和演算手段２６は、等電位追跡手段２５によって
選択された図形と、論理和演算手段２４によって出力さ
れた図形との排他的論理和を取る。論理和演算手段２
４’は排他的論理和が取られた“べたパターン”のみの
図形データと、配線パターン生成手段２３により生成さ
れた配線パターンの図形データとの論理和を出力しマス
クデータ２７を生成する。
化させる。 【構成】べた発生手段２１は、基板上の全格子点上に
“べたパターン”を図形データとして発生する。配線パ
ターン生成手段２３は、設計データ２２から各配線パタ
ーンを図形データとして生成する。発生された“べたパ
ターン”と生成された配線パターンは、論理和演算手段
２４によって論理和が行われる。等電位追跡手段２５
は、論理和された図形データ中の配線パターンについて
等電位追跡により接続されている図形を選択する。排他
的論理和演算手段２６は、等電位追跡手段２５によって
選択された図形と、論理和演算手段２４によって出力さ
れた図形との排他的論理和を取る。論理和演算手段２
４’は排他的論理和が取られた“べたパターン”のみの
図形データと、配線パターン生成手段２３により生成さ
れた配線パターンの図形データとの論理和を出力しマス
クデータ２７を生成する。
Description
【０００１】
【産業上の利用分野】本発明はメッキ膜厚均一化方式に
関し、特に高多層セラミック配線基板のメッキ膜厚均一
化方式に関する。
関し、特に高多層セラミック配線基板のメッキ膜厚均一
化方式に関する。
【０００２】
【従来の技術】従来のメッキ膜厚の均一化は、基板をい
くつかの矩形領域に等分し、目視によりパターンの密度
を見積り、配線パターンの密度の高い領域と密度の低い
領域に分け、メッキ膜厚を均一化させるため、配線パタ
ーンの少ない部分に対して疑似的な論理を発生し、自動
配線によりパターンの密度が均一化するようにパターン
を発生させていた。
くつかの矩形領域に等分し、目視によりパターンの密度
を見積り、配線パターンの密度の高い領域と密度の低い
領域に分け、メッキ膜厚を均一化させるため、配線パタ
ーンの少ない部分に対して疑似的な論理を発生し、自動
配線によりパターンの密度が均一化するようにパターン
を発生させていた。
【０００３】
【発明が解決しようとする課題】上述した従来のメッキ
膜厚均一化方式は、目視により配線パターンの密度の高
い領域と密度の低い領域に分け、配線パターンの少ない
部分に対してのみ疑似配線パターンを発生するため、中
間的な配線パターン密度の部分には疑似配線パターンが
発生されず、高多層セラミック配線基板製造のメッキ工
程でメッキの膜厚が不均一になるという欠点があった。
膜厚均一化方式は、目視により配線パターンの密度の高
い領域と密度の低い領域に分け、配線パターンの少ない
部分に対してのみ疑似配線パターンを発生するため、中
間的な配線パターン密度の部分には疑似配線パターンが
発生されず、高多層セラミック配線基板製造のメッキ工
程でメッキの膜厚が不均一になるという欠点があった。
【０００４】また、疑似配線パターンが連続したパター
ンであるため、疑似配線パターンを伝わってある信号配
線パターンから他の信号配線パターンにノイズが乗って
しまうという問題があった。
ンであるため、疑似配線パターンを伝わってある信号配
線パターンから他の信号配線パターンにノイズが乗って
しまうという問題があった。
【０００５】
【課題を解決するための手段】第１の発明は、メッキに
より配線パターンを形成する高多層セラミック配線基板
におけるメッキ膜厚均一化方式において、基板上の予め
決められた間隔を有する縦横の線によって形成される全
格子点上に予め決められた規則により決定される面積を
有する矩形状の“べたパターン”を図形データとして発
生するべた発生手段と、予め用意された配線パターンの
設計データを読み込み前記各配線パターン毎にネット名
を付与した配線パターンを図形データとして生成する配
線パターン生成手段と、前記べた発生手段で発生された
前記“べたパターン”と前記配線パターン生成手段で生
成された前記配線パターンとの論理和演算を行い論理和
の図形データを出力する第一の論理和演算手段と、前記
第一の論理和演算手段によって出力された図形データ中
のすべての前記ネット名が付与された配線パターンにつ
いて等電位追跡を行い接続されている図形データを選択
する等電位追跡手段と、前記等電位追跡手段によってい
選択された図形データと前記第一の論理和演算手段によ
って出力された図形データとの排他的論理和を取る排他
的論理和演算手段と、前記排他的論理和演算手段から出
力された図形データと前記配線パターン生成手段により
生成された図形データとの論理和をとりマスクデータを
生成する第二の論理和演算手段とを備えることを特徴と
する。
より配線パターンを形成する高多層セラミック配線基板
におけるメッキ膜厚均一化方式において、基板上の予め
決められた間隔を有する縦横の線によって形成される全
格子点上に予め決められた規則により決定される面積を
有する矩形状の“べたパターン”を図形データとして発
生するべた発生手段と、予め用意された配線パターンの
設計データを読み込み前記各配線パターン毎にネット名
を付与した配線パターンを図形データとして生成する配
線パターン生成手段と、前記べた発生手段で発生された
前記“べたパターン”と前記配線パターン生成手段で生
成された前記配線パターンとの論理和演算を行い論理和
の図形データを出力する第一の論理和演算手段と、前記
第一の論理和演算手段によって出力された図形データ中
のすべての前記ネット名が付与された配線パターンにつ
いて等電位追跡を行い接続されている図形データを選択
する等電位追跡手段と、前記等電位追跡手段によってい
選択された図形データと前記第一の論理和演算手段によ
って出力された図形データとの排他的論理和を取る排他
的論理和演算手段と、前記排他的論理和演算手段から出
力された図形データと前記配線パターン生成手段により
生成された図形データとの論理和をとりマスクデータを
生成する第二の論理和演算手段とを備えることを特徴と
する。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例における高多層セ
ラミック配線基板上のパターンの部分拡大図である。
ラミック配線基板上のパターンの部分拡大図である。
【０００８】このパターンの生成にあたって、まず、
“べたパターン”１を格子３の格子点上に発生し、配線
パターン２の生成される部分については、“べたパター
ン”１を削除する。“べたパターン”１の面積は、格子
点を取り囲む一辺の長さが格子間隔ｄの矩形領域４で切
り取られる配線パターン５の面積と同じ値を取り、“べ
たパターン”１が隣接する格子点に存在しても設計ルー
ル上の最小間隙を満たせる面積を上限とする。“べたパ
ターン”１の形状は、Ｘ座標とＹ座標とも等間隔の格子
を設定している場合には正方形の形状を取り、Ｘ座標と
Ｙ座標で格子の間隔が異なる場合いは、長方形を取る。
“べたパターン”１を格子３の格子点上に発生し、配線
パターン２の生成される部分については、“べたパター
ン”１を削除する。“べたパターン”１の面積は、格子
点を取り囲む一辺の長さが格子間隔ｄの矩形領域４で切
り取られる配線パターン５の面積と同じ値を取り、“べ
たパターン”１が隣接する格子点に存在しても設計ルー
ル上の最小間隙を満たせる面積を上限とする。“べたパ
ターン”１の形状は、Ｘ座標とＹ座標とも等間隔の格子
を設定している場合には正方形の形状を取り、Ｘ座標と
Ｙ座標で格子の間隔が異なる場合いは、長方形を取る。
【０００９】図２は本発明のメッキ膜厚均一化方式の一
実施例を示すブロック図である。
実施例を示すブロック図である。
【００１０】べた発生手段２１は、基板上の全格子点上
に“べたパターン”を図形データとして発生する。配線
パターン生成手段２３は、設計データ２２を読み込み、
各配線パターン毎にネット名を付与した配線パターンを
図形データとして生成する。べた発生手段２１で発生さ
れた“べたパターン”と配線パターン生成手段２３で生
成された配線パターンは、論理和演算手段２４によって
図形演算が行われて、“べたパターン”と配線パターン
との論理和の図形データが出力される。等電位追跡手段
２５は、論理和演算手段２４によって出力された図形デ
ータ中のすべてのネット名が付与された配線パターンに
ついて等電位追跡を行い、接続されている図形を選択す
る。排他的論理和演算手段２６は、等電位追跡手段２５
によってい選択された図形と、論理和演算手段２４によ
って出力された図形との排他的論理和を取り、配線パタ
ーンと交差した“べたパターン”の図形と配線パターン
の図形とを取り除いた図形データを出力する。論理和演
算手段２４’は、論理和演算手段２４と同一の手法で、
排他的論理和演算手段２６から出力された“べたパター
ン”のみの図形データと、配線パターン生成手段２３に
より生成された配線パターンの図形データとの論理和を
出力し、マスクデータ２７を生成する。論理和演算手段
２４’で出力されたマスクデータ２７では、配線パター
ンが通過した格子点上の“べたパターン”が取り除か
れ、図形データの面積の分布は、基板全体に渡って均一
となる。
に“べたパターン”を図形データとして発生する。配線
パターン生成手段２３は、設計データ２２を読み込み、
各配線パターン毎にネット名を付与した配線パターンを
図形データとして生成する。べた発生手段２１で発生さ
れた“べたパターン”と配線パターン生成手段２３で生
成された配線パターンは、論理和演算手段２４によって
図形演算が行われて、“べたパターン”と配線パターン
との論理和の図形データが出力される。等電位追跡手段
２５は、論理和演算手段２４によって出力された図形デ
ータ中のすべてのネット名が付与された配線パターンに
ついて等電位追跡を行い、接続されている図形を選択す
る。排他的論理和演算手段２６は、等電位追跡手段２５
によってい選択された図形と、論理和演算手段２４によ
って出力された図形との排他的論理和を取り、配線パタ
ーンと交差した“べたパターン”の図形と配線パターン
の図形とを取り除いた図形データを出力する。論理和演
算手段２４’は、論理和演算手段２４と同一の手法で、
排他的論理和演算手段２６から出力された“べたパター
ン”のみの図形データと、配線パターン生成手段２３に
より生成された配線パターンの図形データとの論理和を
出力し、マスクデータ２７を生成する。論理和演算手段
２４’で出力されたマスクデータ２７では、配線パター
ンが通過した格子点上の“べたパターン”が取り除か
れ、図形データの面積の分布は、基板全体に渡って均一
となる。
【００１１】
【発明の効果】以上説明したように、本発明は、一格子
点あたりの配線パターンと同面積のべたパターンを全格
子点上に発生し、配線パターンが走る格子点については
べたパターンを削除するようにしたことにより、基板全
体に渡ってパターンの面積が均一化し、メッキの膜厚を
均一化できるという効果がある。
点あたりの配線パターンと同面積のべたパターンを全格
子点上に発生し、配線パターンが走る格子点については
べたパターンを削除するようにしたことにより、基板全
体に渡ってパターンの面積が均一化し、メッキの膜厚を
均一化できるという効果がある。
【図１】本発明の一実施例における高多層セラミック配
線基板上のパターンの部分拡大図である。
線基板上のパターンの部分拡大図である。
【図２】本発明のメッキ膜厚均一化方式の一実施例を示
すブロック図である。
すブロック図である。
１ べたパターン ２ 配線パターン ３ 格子 ４ 矩形領域 ５ 矩形領域４で切り取られる配線パターン ２１ べた発生手段 ２２ 設計データ ２３ 配線パターン生成手段 ２４ 論理和演算手段 ２５ 等電位追跡手段 ２６ 排他的論理和演算手段 ２４’ 論理和演算手段 ２７ マスクデータ
Claims (1)
- 【請求項１】メッキにより配線パターンを形成する高多
層セラミック配線基板におけるメッキ膜厚均一化方式に
おいて、基板上の予め決められた間隔を有する縦横の線
によって形成される全格子点上に予め決められた規則に
より決定される面積を有する矩形状の“べたパターン”
を図形データとして発生するべた発生手段と、予め用意
された配線パターンの設計データを読み込み前記各配線
パターン毎にネット名を付与した配線パターンを図形デ
ータとして生成する配線パターン生成手段と、前記べた
発生手段で発生された前記“べたパターン”と前記配線
パターン生成手段で生成された前記配線パターンとの論
理和演算を行い論理和の図形データを出力する第一の論
理和演算手段と、前記第一の論理和演算手段によって出
力された図形データ中のすべての前記ネット名が付与さ
れた配線パターンについて等電位追跡を行い接続されて
いる図形データを選択する等電位追跡手段と、前記等電
位追跡手段によってい選択された図形データと前記第一
の論理和演算手段によって出力された図形データとの排
他的論理和を取る排他的論理和演算手段と、前記排他的
論理和演算手段から出力された図形データと前記配線パ
ターン生成手段により生成された図形データとの論理和
をとりマスクデータを生成する第二の論理和演算手段と
を備えることを特徴とするメッキ膜厚均一化方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4011508A JP2757647B2 (ja) | 1992-01-27 | 1992-01-27 | メッキ膜厚均一化方式 |
| US08/009,594 US5528512A (en) | 1992-01-27 | 1993-01-27 | Method of obtaining mask data for manufacturing multiple metal-interconnection layers on a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4011508A JP2757647B2 (ja) | 1992-01-27 | 1992-01-27 | メッキ膜厚均一化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05210706A true JPH05210706A (ja) | 1993-08-20 |
| JP2757647B2 JP2757647B2 (ja) | 1998-05-25 |
Family
ID=11779965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4011508A Expired - Fee Related JP2757647B2 (ja) | 1992-01-27 | 1992-01-27 | メッキ膜厚均一化方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5528512A (ja) |
| JP (1) | JP2757647B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1140474A (ja) * | 1997-07-17 | 1999-02-12 | Nec Corp | 電子線の描画方法およびその露光装置 |
| US5981962A (en) * | 1998-01-09 | 1999-11-09 | International Business Machines Corporation | Distributed direct write lithography system using multiple variable shaped electron beams |
| JP2010062475A (ja) * | 2008-09-05 | 2010-03-18 | Nec Electronics Corp | レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置 |
| US20100270061A1 (en) * | 2009-04-22 | 2010-10-28 | Qualcomm Incorporated | Floating Metal Elements in a Package Substrate |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3874916A (en) * | 1972-06-23 | 1975-04-01 | Radiant Energy Systems | Mask alignment system for electron beam pattern generator |
| DE3379611D1 (en) * | 1982-04-15 | 1989-05-18 | Toshiba Kk | Pattern features extracting apparatus and method and pattern recognition system |
| US4482810A (en) * | 1982-09-30 | 1984-11-13 | Storage Technology Partners | Electron beam exposure system |
| US4783829A (en) * | 1983-02-23 | 1988-11-08 | Hitachi, Ltd. | Pattern recognition apparatus |
| JPS6114734A (ja) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
| KR900001976B1 (ko) * | 1984-11-01 | 1990-03-30 | 가부시끼가이샤 히다찌세이사꾸쇼 | 다수 개의 패턴 발생기를 포함하는 패턴 검사 장치 |
| EP0186874B1 (en) * | 1984-12-26 | 1994-06-08 | Hitachi, Ltd. | Method of and apparatus for checking geometry of multi-layer patterns for IC structures |
| JPS61199169A (ja) * | 1985-02-28 | 1986-09-03 | Mitsubishi Electric Corp | 作図装置 |
| US4847788A (en) * | 1985-03-01 | 1989-07-11 | Hitachi, Ltd. | Graphic data processing method and system |
| US5222159A (en) * | 1985-07-19 | 1993-06-22 | Canon Kabushiki Kaisha | Image processing method and apparatus for extracting a portion of image data |
| JPS63137A (ja) * | 1986-02-17 | 1988-01-05 | Mitsubishi Electric Corp | 配線領域決定処理装置 |
| US4974067A (en) * | 1986-06-06 | 1990-11-27 | Ricoh Company, Ltd. | Multi-step-digital color image reproducing method and apparatus |
| JP2695160B2 (ja) * | 1987-04-30 | 1997-12-24 | 株式会社日立製作所 | 任意形状抵抗体の端子間抵抗計算方法 |
| DE3902693C2 (de) * | 1988-01-30 | 1995-11-30 | Toshiba Kawasaki Kk | Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen |
| US5062054A (en) * | 1988-03-10 | 1991-10-29 | Matsushita Electric Industrial Co., Ltd. | Layout pattern generation and geometric processing system for LSI circuits |
| US5225771A (en) * | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
| JP2591984B2 (ja) * | 1988-06-06 | 1997-03-19 | 日立ソフトウェアエンジニアリング株式会社 | パターン認識装置 |
| JP2954223B2 (ja) * | 1988-11-08 | 1999-09-27 | 富士通株式会社 | 半導体装置の製造方法 |
| US5287290A (en) * | 1989-03-10 | 1994-02-15 | Fujitsu Limited | Method and apparatus for checking a mask pattern |
| JP2917155B2 (ja) * | 1989-12-18 | 1999-07-12 | 株式会社日立製作所 | 画像結合装置及び方法 |
| US5253182A (en) * | 1990-02-20 | 1993-10-12 | Hitachi, Ltd. | Method of and apparatus for converting design pattern data to exposure data |
| US5223719A (en) * | 1990-07-06 | 1993-06-29 | Fujitsu Limited | Mask for use in a charged particle beam apparatus including beam passing sections |
| US5349197A (en) * | 1991-09-30 | 1994-09-20 | Fujitsu Limited | Method for exposing a pattern on an object by a charged particle beam |
-
1992
- 1992-01-27 JP JP4011508A patent/JP2757647B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-27 US US08/009,594 patent/US5528512A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5528512A (en) | 1996-06-18 |
| JP2757647B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3085259B2 (ja) | 露光パターン及びその発生方法 | |
| JP3223718B2 (ja) | マスクデータの作成方法 | |
| JPH05210706A (ja) | メッキ膜厚均一化方式 | |
| US6045584A (en) | Multilevel and beveled-corner design-rule halos for computer aided design software | |
| JPH10256255A (ja) | 半導体集積回路装置のパターン発生方法 | |
| JPH04309181A (ja) | 描画データ生成方式 | |
| JP2566788B2 (ja) | プリント板の配線方式 | |
| JP3796815B2 (ja) | 内層基板及びその設計装置 | |
| JPH06224302A (ja) | 配線遅延を考慮した配線マスク製造装置 | |
| JPH04205382A (ja) | 導体パターン相互間のクリアランスをチェックする方法 | |
| JP2936905B2 (ja) | レイアウト検証方法及びその装置 | |
| JP4181112B2 (ja) | 基板高さ基準点自動設定方法 | |
| JP3027962B2 (ja) | 配線収容性評価方法および配線収容性評価システム | |
| JP2000148825A (ja) | プリント基板設計における配線収容性の評価方法およびその評価方法をプログラムとして記録した記録媒体と装置 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JPH04218944A (ja) | 集積回路マスクのレイアウト方法および装置 | |
| JP2906830B2 (ja) | プリント板ｃａｄシステム | |
| JPH04247579A (ja) | 並列自動配線装置および方法 | |
| JPH03118664A (ja) | トリム・データ生成方法 | |
| JPS58218138A (ja) | 配線方法 | |
| JPH09129531A (ja) | 半導体集積回路の描画データ作成方法 | |
| JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
| JPH05114551A (ja) | 露光パターン生成方法 | |
| JPH0540802A (ja) | 配置設計方式 | |
| JPH04350772A (ja) | プリント配線板のパターン設計データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| LAPS | Cancellation because of no payment of annual fees |