JPS5931059Y2 - サ−チ回路を有する位相ロツク回路 - Google Patents

Description

【考案の詳細な説明】 本考案は位相ロック回路において、入力信号周波数が変
化した場合にその周波数変化に電圧同調形発振器の出力
周波数を急速に追従させ、位相ロック回路を急速にロッ
クさせるためのサーチ回路に関するも刀である。

第１図はサーチ回路を有する位相ロック回路の従来例を
示したブロック図であり、図は位相ロック回路を用いた
高周波数−中間周波数変換回路を示したものである。

位相ロック回路は基本的には、入力信号（その周波数を
ｆｘとする）とサンプリング信号発生器１Ｔの出力信号
（その出力周波数をｆｓとする）とを混合して周波数が
Ｎ−ｆｓ±ｆＸ（ここでＮは高周波次数で整数）の信号
を送出する周波数混合器１、カット・オフ周波数ｆＱを
有し前記混合器１の出力信号を受信するローパス・フィ
ルタ３、ローパス・フィルタ３の出力信号波形を方形波
に変換するリミッタ５、リミッタ５の出力信号と基準信
号発生器９の出力信号（その周波数をｆＲとする）との
位相差を比較して誤差信号を発生する位相検波器γ、前
記誤差信号を平滑するループ・フィルタ１１、ループ・
フィルタ１１の出力信号を制御信号として、その大きさ
により発振周波数が変化される電圧同調形発振器（ＶＴ
Ｏ）１５および該発振器１５の出力信号を受信するサン
プリング信号発生器１Ｔより構成される。

そして入力信号の周波数ｆＸが変化した場合、ＶＴＯ１
５の出力周波数が変化してＮｆ３− ｆＸ＝ ｆＢ、＝
ｒＩＦの関係が維持されるように位相ロックされる。

しかしながら、ｆＸがかなり変化した場合、混合器１の
出力周波数がローパス・フィルタ３のｆＱより犬となり
リミッタ５の出力信号が消失し、そのため位相検波器γ
の出力信号が生じないため位相ロックができない。

そこで■ＴＯ１５の出力周波数をｆＸ！Ｉこ近づけるた
めにサーチ回路が使用される。

サーチ回路はローパス・フィルタ３またはリミッタ５の
出力信号を受信するサーチ制御回路１９、サーチ信号発
生器２１、ループ・フィルタ１１とサーチ信号発生器２
１の出力信号を加算して加算器を■ＴＯ１５に加える加
算器１３とで構成される。

したがって、サーチ制御回路１９はリミッタ５の出力信
号が生じなくなったときにサーチ信号発生器２１を動作
させて、傾斜信号を加算器１３を介してＶＴＯ１５に印
加する。

したがってｆｓが掃引変化されローパス・フィルタ３お
よびリミッタ５の出力信号が生じたときにサーチ信号発
生器２１の掃引動作は停止され、その後は位相ロック回
路のみの動作により位相ロックが行なわれる。

第２Ａ図は第１図に示したブロック図をより詳細に示し
たブロック図、第２Ｂ図は第２Ａ図に示した各部の動作
信号波形図である。

第２Ａ図には第１図のループ・フィルタ１１とサーチ信
号発生器２１の構成がより詳しく示しである。

なお第１図と同一部分には同一符号が付しである。

ループ・フィルタ１１は積分器で構成され、サーチ信号
発生器２１は積分器２３と、サーチ制御回路１９からの
指令信号に応じて前記積分器２３に十基準電圧を印加す
るか、−基準電圧を印加するかまたは開放状態にするか
を選択設定するスイッチＳ１より構成される。

全時刻ｔ、においてｆＸがｆＸ、からｆＸ２に変化して
リミッタ５の出力信号が消失したとするとサーチ制御回
路１９の指令によりＳ、は接点■に設定されて積分器２
３（その出力信号■ｓとする）よりプラス方向の傾斜信
号が発生され、該傾斜信号は加算器１３を介してＶＴＯ
ｌ ５に加えられＶＴＯｌ５の出力周波数’６ｓ掃引変
化される。

モしてＶＴＯｌ５の出力周波数カｆＸ２に近づき、ロー
パス・フィルタ３およびリミッタ５より出力信号が生ず
ると（時刻ｔ２）、Ｓ、は接点■に切換設定されて出力
信号Ｖｓの太さは一定１釦こ保たれる。

その後は位相検波器Ｔの誤差信号により■叫１５の出力
周波数が変化されｆＩＦ−ｆＲとなるように位相ロック
される。

なお、サーチ制御回路１９は例えば正負の比較電圧（Ｖ
ＳＨ，ＶｓＬ、）源を有し、出力電圧Ｖｓがこれら比較
電圧に達する毎にＳｌを切換える。

この切換動作はリミッタ５からの出力が生ずるまで続け
られる。

以上の説明より明らかなように従来のサーチ回路を有す
る位相ロック回路はループフィルタ１１用とサーチ信号
発生回路２１用の２個の積分器と、該２個の積分器の出
力信号を加算する加算器１３を必要とする。

したがって本考案の目的は構成を簡単化したサーチ回路
を有する位相ロック回路を提供することである。

本考案によれば、従来回路における位相ロックループ中
のループ・フィルタとサーチ回路中の積分器を共用し且
つ加算□器を不用としたサーチ回路を有する位相ロック
回路が提供される。

以下図面を用いて本考案を詳細に説明する。

第３図は本考案によるサーチ回路を有する位相ロック回
路のブロック図である。

第１図と同一部分には同一符号が付しである。

位相検波器７の誤差信号は第１人力抵抗器３１．積分コ
ンデンサ３３、該積分うンデンサに直列接続された第３
抵抗器３４、増幅器３５より成る積分器３０を介して■
ＴＯ１５に印加されてＶＴＯｌ５の出力周波数が制御さ
れる。

また増幅器３５の反転入力端子にはスイッチＳ２、第２
人力抵抗器３γ、スイッチＳ３を介して十基準電圧また
は一基準電圧が選択的に印加される。

スイッチＳ２はサーチ制御回路１９の指令信号によりオ
ン、オフし、スイッチＳ３は同様にサーチ制御回路１９
の指令信号により十基準電源が接続された接点■、−基
準電源が接続された接点■および開放接点■に選択的に
切換設定される。

この切換設定動作は第２図で示した場合と同様である。

したがってｆＸが変化してリミッタ５の出力信号が消失
したとするとサーチ制御回路１９の指令信号によりスイ
ッチＳ２がオンにされると同時にスイッチＳ３は接点■
または■に設定される。

したがって積分器３０には基準電圧が印加され、第２Ｂ
図に示したと同様に積分器３０から傾斜信号が発生され
てＶＴＯｌ５の出力周波数が掃引され、サーチ動作が開
始される。

そしてリミッタ５の出力信号が発生すると８３は接点■
に切換設定されると共に８２はオフにされサーチ動作が
終了する。

その後は位相検波器γの誤差信号によりＶＴＯｌ５の出
力周波数が変化され位相ロックされる。

なお、前記誤差信号の極性にかかわらず円滑なサーチ動
作をするためには第１抵抗器３１を介して流れる電流よ
りも第２抵抗器３γを介して流れる電流の大きさを大き
くすることは勿論である。

また抵抗器３４は位相ロックループを安定にするために
使用するものであり、またサーチ動作において積分器３
０を積分器として動作させるために抵抗器３４の抵抗１
直よりも第２抵抗器３Ｔの抵抗値をかなり大きくする必
要がある・ことは勿論である。

以上説明したことより明らかなように本考案によれば位
相ロックループ中に基本的に含まれる積分器をサーチ動
作の場合にも兼用するようにしたので、サーチ動作のた
めの積分器を別個に設ける必要がなく、また加算器も不
要となり回路構成が極めて簡単になった。

【図面の簡単な説明】

第１図は従来のサーチ回路を有する位相ロック回路のブ
ロック図、第２Ａ図は第１図に示したブロック図をより
詳細に示したブロック図、第２Ｂ図は第２Ａ図に示した
各部の信号波形図、第３図は本考案によるサーチ回路を
有する位相ロック回路のブロック図である。 １：周波数混合器、３，１１：ローパス・フイルタ、５
：リミッタ、γ：位相検波器、９：基準発振器、１３：
加算器、１５：電圧同調形見振器、１Ｔ：サンプリング
信号発生器、１９：サーチ制御回路、２１：サーチ信号
発生器。

Claims (1)

【実用新案登録請求の範囲】
1. 位相検波器と電圧同調形発振器との間に挿入されたフィ
   ルタ用積分器を含む位相ロック回路において、前記位相
   検波器の入力信号に応答して前記積分器の入力端に基準
   電圧を印加させてなるサーチ回路を有する位相ロック回
   路。