JPH0787339B2 - 同期検波器 - Google Patents
同期検波器Info
- Publication number
- JPH0787339B2 JPH0787339B2 JP61183922A JP18392286A JPH0787339B2 JP H0787339 B2 JPH0787339 B2 JP H0787339B2 JP 61183922 A JP61183922 A JP 61183922A JP 18392286 A JP18392286 A JP 18392286A JP H0787339 B2 JPH0787339 B2 JP H0787339B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- synchronous detector
- voltage
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 24
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は同期検波器，殊にＮ路フィルタを用いた同期検
波器に関する。
波器に関する。
（従来技術） 例えば，信号の有効成分を抽出する場合等には同期検波
器を用いるが，従来同期検波器としては第４図に示す如
く，同期検波すべき信号を帯域波器１を介して掛算器
２に入力するとともに，該掛算器２のもう一方の入力端
に基準信号を印加して該部出力から例えば低域通過型CR
フィルタ３によってキャリア成分を除去した乗算出力の
みを同期検波信号として抽出するよう構成するのが一般
的であった。
器を用いるが，従来同期検波器としては第４図に示す如
く，同期検波すべき信号を帯域波器１を介して掛算器
２に入力するとともに，該掛算器２のもう一方の入力端
に基準信号を印加して該部出力から例えば低域通過型CR
フィルタ３によってキャリア成分を除去した乗算出力の
みを同期検波信号として抽出するよう構成するのが一般
的であった。
即ち，従来の同期検波器に於いては所要選択度をもった
帯域波器と掛算器が不可欠である。
帯域波器と掛算器が不可欠である。
しかしながら，現在入手可能な掛算器は非直線歪を伴う
うえ，安定性が劣るため，上述した如き従来の同期検波
器では正確な同期検波出力を得ることができないと云う
問題があった。
うえ，安定性が劣るため，上述した如き従来の同期検波
器では正確な同期検波出力を得ることができないと云う
問題があった。
（発明の目的） 本発明は上述した如き従来の同期検波器の問題を解決す
るためになされたものであって，掛算器を使用すること
なくこれを実現することによって極めて正確かつ安定し
た同期検波出力を得るとともに前記帯域波器をも不要
とした同期検波器を提供することを目的とする。
るためになされたものであって，掛算器を使用すること
なくこれを実現することによって極めて正確かつ安定し
た同期検波出力を得るとともに前記帯域波器をも不要
とした同期検波器を提供することを目的とする。
（発明の概要） 本発明は前記目的を達成するために，基準信号となるク
ロック信号に応答せしめたスイッチとコンデンサとの直
列回路をＮ個含むＮ路フィルタの前記コンデンサの１乃
至N/2に蓄積された電圧を加算する回路と，前記コンデ
ンサの残りのN+1/2乃至Ｎのコンデンサに蓄積された夫
々の電圧を加算する回路とを設け，これら２つの加算出
力を互いに減算した出力から所望の同期検波出力を導出
するよう構成する。
ロック信号に応答せしめたスイッチとコンデンサとの直
列回路をＮ個含むＮ路フィルタの前記コンデンサの１乃
至N/2に蓄積された電圧を加算する回路と，前記コンデ
ンサの残りのN+1/2乃至Ｎのコンデンサに蓄積された夫
々の電圧を加算する回路とを設け，これら２つの加算出
力を互いに減算した出力から所望の同期検波出力を導出
するよう構成する。
又は，前記２つの加算回路のうちいづれか一方の出力を
同期検波信号として導出するよう構成する。
同期検波信号として導出するよう構成する。
（実施例） 以下本発明に図示した実施例に基づいて詳細に説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
同図に於いて4,4′は検波すべき信号の入力端子であっ
て，これは抵抗R2を介してｎ個のスイッチ５−1,5−2,
……,5−ｎ夫々の入力端に共通に接続され，これらスイ
ッチの出力端には夫々コンデンサ６−1,6−2,……,6−
ｎを直列に接続する。即ち前記信号入力端に対し前記コ
ンデンサ６−1,6−2,6−3,……,6−ｎはスイッチ５−1,
5−2,……,5−ｎを介して抵抗R2を共通にしたCR時定数
回路とする。
て，これは抵抗R2を介してｎ個のスイッチ５−1,5−2,
……,5−ｎ夫々の入力端に共通に接続され，これらスイ
ッチの出力端には夫々コンデンサ６−1,6−2,……,6−
ｎを直列に接続する。即ち前記信号入力端に対し前記コ
ンデンサ６−1,6−2,6−3,……,6−ｎはスイッチ５−1,
5−2,……,5−ｎを介して抵抗R2を共通にしたCR時定数
回路とする。
又，前記スイッチ５−1,5−2,……,5−ｎは夫々制御端
子７−1,7−2,……,7−ｎを有し，これには図示を省略
した回路によってクロック信号を印加する。
子７−1,7−2,……,7−ｎを有し，これには図示を省略
した回路によってクロック信号を印加する。
更に，前記スイッチとコンデンサのｎ個の直列回路群を
前半部n/2と後半部n/2に２分し，夫々のスイッチとコン
デンサとの接続点からの信号を２つの加算回路8,9に供
給すると共に，これら２つの加算回路8,9の出力を減算
回路10と，抵抗R3及びコンデンサC2とより成る低域フィ
ルタ11を介して出力端12に導出するよう構成したもので
ある。
前半部n/2と後半部n/2に２分し，夫々のスイッチとコン
デンサとの接続点からの信号を２つの加算回路8,9に供
給すると共に，これら２つの加算回路8,9の出力を減算
回路10と，抵抗R3及びコンデンサC2とより成る低域フィ
ルタ11を介して出力端12に導出するよう構成したもので
ある。
以下このように構成した装置の動作を説明する。
前記抵抗R2とこれに並列に接続したスイッチ５とコンデ
ンサ６の直列回路Ｎ個から成る回路は一般にＮ路フィル
タと称されるもので，その詳細は種々文献，例えば1967
年７月24日発行のElectronics（91頁〜100頁）等に記載
されているから詳細な説明は省略するが，前記スイッチ
５−1,5−2,……,5−ｎ個の夫々の制御端子７−1,7−2,
……,7−ｎに基準信号に対応したクロック信号を印加す
れば，該基準信号を中心周波数とした帯域フィルタとし
て機能せしめることができる。しかも，このＮ路フィル
タによればインダクタンスＬとコンデンサＣを用いたLC
フィルタ，或はRCフィルタより極めて大きなＱを得るこ
とができるうえ比較的小容量のコンデンサで済むからIC
化するのに都合がよい。
ンサ６の直列回路Ｎ個から成る回路は一般にＮ路フィル
タと称されるもので，その詳細は種々文献，例えば1967
年７月24日発行のElectronics（91頁〜100頁）等に記載
されているから詳細な説明は省略するが，前記スイッチ
５−1,5−2,……,5−ｎ個の夫々の制御端子７−1,7−2,
……,7−ｎに基準信号に対応したクロック信号を印加す
れば，該基準信号を中心周波数とした帯域フィルタとし
て機能せしめることができる。しかも，このＮ路フィル
タによればインダクタンスＬとコンデンサＣを用いたLC
フィルタ，或はRCフィルタより極めて大きなＱを得るこ
とができるうえ比較的小容量のコンデンサで済むからIC
化するのに都合がよい。
本発明は，このＮ路フィルタの有用性に着目して，これ
を同期検波器の一部として利用するものである。
を同期検波器の一部として利用するものである。
今，スイッチの制御端子７−1,7−2,……,7−ｎにＮ路
フィルタの原理に従って第２図（ａ）に示すようなクロ
ック信号を印加する。
フィルタの原理に従って第２図（ａ）に示すようなクロ
ック信号を印加する。
このクロック信号は基準周波数の一周期を1/Nに分割し
た一期間づつ高電位を生ずるパルス信号で，これを順次
スイッチの制御端子７−1,7−2,……,7−ｎに印加する
と，該パルス信号が印加されたスイッチのみが導通し，
これに接続されたコンデンサと前記共通に接続した抵抗
R2とによってCR時定数回路が形成され入力端子4,4′に
供給される信号の瞬時電圧によって充電される。この充
電はクロックパルスの移行に伴って順次すべてのコンデ
ンサに於いても行なわれ一定周期ごとに同一コンデンサ
に繰返し充電される。
た一期間づつ高電位を生ずるパルス信号で，これを順次
スイッチの制御端子７−1,7−2,……,7−ｎに印加する
と，該パルス信号が印加されたスイッチのみが導通し，
これに接続されたコンデンサと前記共通に接続した抵抗
R2とによってCR時定数回路が形成され入力端子4,4′に
供給される信号の瞬時電圧によって充電される。この充
電はクロックパルスの移行に伴って順次すべてのコンデ
ンサに於いても行なわれ一定周期ごとに同一コンデンサ
に繰返し充電される。
このとき前記クロック信号と入力信号との周波数が一致
したとき各コンデンサには最大電圧が充電され，両者の
周波数差が大きくなるに従ってそれは小さくなるから帯
域フィルタとして作用すること周知の通りである。
したとき各コンデンサには最大電圧が充電され，両者の
周波数差が大きくなるに従ってそれは小さくなるから帯
域フィルタとして作用すること周知の通りである。
今，第２図（ｂ）に示す如くクロック信号と同一周波数
の正弦波が入力端4,4′に印加された場合を考えると，
各コンデンサにはクロック信号パルス期間に印加される
入力信号の平均電圧A1,A2,A3,……Anが充電され，これ
らの電圧を加算混合した２つの加算回路8,9の出力の減
算出力は前記入力信号の平均電圧即ち,eiを含んだもの
となる。
の正弦波が入力端4,4′に印加された場合を考えると，
各コンデンサにはクロック信号パルス期間に印加される
入力信号の平均電圧A1,A2,A3,……Anが充電され，これ
らの電圧を加算混合した２つの加算回路8,9の出力の減
算出力は前記入力信号の平均電圧即ち,eiを含んだもの
となる。
そこでこの減算出力をR3,C2からなる低域フィルタ11に
印加すると該フィルタ出力端12には前記入力信号成分が
除去されてeiのみが出力され，この出力は入力信号をク
ロック信号（基準信号）にて同期検波したものとなる。
印加すると該フィルタ出力端12には前記入力信号成分が
除去されてeiのみが出力され，この出力は入力信号をク
ロック信号（基準信号）にて同期検波したものとなる。
即ち，このようにして得た電圧eiは入力信号とクロック
信号との周波数及び位相がともに一致したとき最大とな
り以下に示す如く両者の位相差が増大するに応じて減少
する。
信号との周波数及び位相がともに一致したとき最大とな
り以下に示す如く両者の位相差が増大するに応じて減少
する。
第２図（ｃ）は入力信号とクロック信号との周波数は同
一であるが互いに位相φがπ/2ずれた場合を示したもの
であって，このときは前記両加算回路8,9の出力は共に
同一値となるから両者の減算値は最小（この場合は零）
となり，結果的に入力信号とクロック信号との位相差φ
に対する低域フィルタ11の出力の変化は第２図（ｄ）に
示す如く，φ＝０にて最大かつ±π/2ごとに最小とな
る。
一であるが互いに位相φがπ/2ずれた場合を示したもの
であって，このときは前記両加算回路8,9の出力は共に
同一値となるから両者の減算値は最小（この場合は零）
となり，結果的に入力信号とクロック信号との位相差φ
に対する低域フィルタ11の出力の変化は第２図（ｄ）に
示す如く，φ＝０にて最大かつ±π/2ごとに最小とな
る。
即ち，この出力は２つの信号の同期検波出力として利用
することができる。
することができる。
尚，前記回路の入力端4,4′に印加する信号に直流バイ
アスを与えて，一周期の平均値を0Vに設定すれば第２図
（ｄ）に示した出力特性図に於ける出力軸目盛は例えば
同図（ｅ）に示す如く出力信号電圧を正又は負として求
めることができる。更に，前記減算回路10を加算回路に
置換すれば，入力信号とクロック信号の位相差φが零の
ときに出力零とし，φが正又は負に対応して正か負の出
力するように構成することも可能であろう。
アスを与えて，一周期の平均値を0Vに設定すれば第２図
（ｄ）に示した出力特性図に於ける出力軸目盛は例えば
同図（ｅ）に示す如く出力信号電圧を正又は負として求
めることができる。更に，前記減算回路10を加算回路に
置換すれば，入力信号とクロック信号の位相差φが零の
ときに出力零とし，φが正又は負に対応して正か負の出
力するように構成することも可能であろう。
上述した実施例では入力信号の一周期間をＮ分割してそ
の各半周期を互いに減算する場合を示したが，本発明は
第３図に示す如く入力信号の半周期間をN/2分割して，
その全体の加算出力を求めるようにしてもよい。
の各半周期を互いに減算する場合を示したが，本発明は
第３図に示す如く入力信号の半周期間をN/2分割して，
その全体の加算出力を求めるようにしてもよい。
即ち，第３図は本発明の変形実施例を示すブロック図で
あって，前記第１図に示した装置から後半部N/2路フィ
ルタ部と減算回路10及び加算回路９を取り去ったもので
ある。
あって，前記第１図に示した装置から後半部N/2路フィ
ルタ部と減算回路10及び加算回路９を取り去ったもので
ある。
この構成によれば，入力信号の半周期分についてのみコ
ンデンサ６−1,6−2,……,6−（n/2）の充電電圧を導出
しその加算出力を求めることになるが，この場合前記第
２図（ａ）乃至（ｃ）から明らかな如く，入力信号の半
周期分の平均電圧が得られ，この電圧も入力信号とクロ
ック信号との位相去に対応して増減するから出力電圧は
半減するものの前記第１図のものより簡単な構成の同期
検器とすることができる。
ンデンサ６−1,6−2,……,6−（n/2）の充電電圧を導出
しその加算出力を求めることになるが，この場合前記第
２図（ａ）乃至（ｃ）から明らかな如く，入力信号の半
周期分の平均電圧が得られ，この電圧も入力信号とクロ
ック信号との位相去に対応して増減するから出力電圧は
半減するものの前記第１図のものより簡単な構成の同期
検器とすることができる。
以上の説明に於いて用いたＮ路フィルタはＮ個のスイッ
チとコンデンサとの直列回路を並列接続した所謂並列・
スイッチド・フィルタ（Shunt−switched filter）であ
るが前記文献にも示されている如くＮ路フィルタにはこ
の他直列・スイッチド・フィルタ（Series−switched・
filter）等が提案されているから，本発明に於いてもこ
れら他のものも応用可能であり，又前記スイッチ実現手
段としてもトランジスタ,FET或は機械的なものいづれの
ものでもよいこと明らかである。
チとコンデンサとの直列回路を並列接続した所謂並列・
スイッチド・フィルタ（Shunt−switched filter）であ
るが前記文献にも示されている如くＮ路フィルタにはこ
の他直列・スイッチド・フィルタ（Series−switched・
filter）等が提案されているから，本発明に於いてもこ
れら他のものも応用可能であり，又前記スイッチ実現手
段としてもトランジスタ,FET或は機械的なものいづれの
ものでもよいこと明らかである。
（発明の効果） 本発明は以上説明した如く従来同期検波器を構成する際
不可欠であった掛算器及び帯域フィルタに換えてＮ路フ
ィルタを用いて構成するものであるから，従来必然的に
生じていた非直線歪或はドリフト等に基づく動作不安定
さを除去した，極めて正確安定な同期検波器をもたらす
うえで著効を奏する。
不可欠であった掛算器及び帯域フィルタに換えてＮ路フ
ィルタを用いて構成するものであるから，従来必然的に
生じていた非直線歪或はドリフト等に基づく動作不安定
さを除去した，極めて正確安定な同期検波器をもたらす
うえで著効を奏する。
第１図は本発明の一実施例を示すブロック図，第２図
（ａ）乃至（ｅ）はともに前記第１図の動作を説明する
ための図であって，（ａ）はスイッチを制御するための
クロック信号波形図，（ｂ）及び（ｃ）は入力信号波
形，（ｄ）及び（ｅ）は出力電圧制御図，第３図は本発
明の変形実施例を示すブロック図，第４図は従来の同期
検波器の構成を示すブロック図である。 ５−1,5−2,……,5−ｎ……スイッチ,6−1,6−2,……,6
−ｎ及びC1,C2……コンデンサ,8及び９……加算回路,10
……減算器,11……低域フィルタ,R,R1,R2,及びR3……抵
抗器。
（ａ）乃至（ｅ）はともに前記第１図の動作を説明する
ための図であって，（ａ）はスイッチを制御するための
クロック信号波形図，（ｂ）及び（ｃ）は入力信号波
形，（ｄ）及び（ｅ）は出力電圧制御図，第３図は本発
明の変形実施例を示すブロック図，第４図は従来の同期
検波器の構成を示すブロック図である。 ５−1,5−2,……,5−ｎ……スイッチ,6−1,6−2,……,6
−ｎ及びC1,C2……コンデンサ,8及び９……加算回路,10
……減算器,11……低域フィルタ,R,R1,R2,及びR3……抵
抗器。
Claims (2)
- 【請求項１】同期検波器において、基準となるクロック
に応答するスイッチと電圧記憶用コンデンサとの直列回
路をＮ個含むＮ路フィルタと、前記Ｎ個の直列回路のう
ち、N/2個の直列回路におけるスイッチとコンデンサと
の接続点から得られる夫々の電圧を加算する第１の電圧
加算手段と、他のN/2個の直列回路におけるスイッチと
コンデンサとの接続点から得られる夫々の電圧を加算す
る第２の電圧加算手段と、前記第１及び第２の電圧加算
手段出力の差をとる減算手段とを備えたことを特徴とす
る同期検波器。 - 【請求項２】同期検波器において、基準となるクロック
に応答するスイッチと電圧記憶用コンデンサとの直列回
路をＮ個含むＮ路フィルタと、前記Ｎ個の直列回路のう
ち、N/2個の直列回路におけるスイッチとコンデンサと
の接続点から得られる夫々の電圧を加算する電圧加算手
段とを備えたことを特徴とする同期検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183922A JPH0787339B2 (ja) | 1986-08-05 | 1986-08-05 | 同期検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183922A JPH0787339B2 (ja) | 1986-08-05 | 1986-08-05 | 同期検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6339208A JPS6339208A (ja) | 1988-02-19 |
| JPH0787339B2 true JPH0787339B2 (ja) | 1995-09-20 |
Family
ID=16144159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183922A Expired - Lifetime JPH0787339B2 (ja) | 1986-08-05 | 1986-08-05 | 同期検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787339B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5410654A (en) * | 1977-06-24 | 1979-01-26 | Nec Corp | Am detector n-path filter |
-
1986
- 1986-08-05 JP JP61183922A patent/JPH0787339B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6339208A (ja) | 1988-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4843339A (en) | Isolation amplifier including precision voltage-to-duty-cycle converter and low ripple, high bandwidth charge balance demodulator | |
| EP0397932B1 (en) | Control device for active filter | |
| JPH05113457A (ja) | 容量性位置検出器 | |
| RU2144213C1 (ru) | Схема интегратора с частотной модуляцией | |
| US4716375A (en) | Switched-capacitor multiplier circuit | |
| US6714025B2 (en) | Method and apparatus for synchronous demodulation of multiply modulated signals | |
| JPH05259899A (ja) | 積分効果を有する位相判別整流器構成及びそれを利用した電圧制御発振器を有するｐｌｌ | |
| US4507625A (en) | Switched capacitor AM modulator/demodulator | |
| JPH0787339B2 (ja) | 同期検波器 | |
| CA1238954A (en) | Frequency comparator circuits | |
| GB2247123A (en) | Analog to duty-cycle modulation | |
| EP0105369B1 (en) | Combined phase detector and low pass filter | |
| Trofimenkoff et al. | VFC with pulsewidth-to-period ratio proportional to input voltage | |
| JPH049581Y2 (ja) | ||
| SU1598096A1 (ru) | Формирователь многофазного синусоидального напр жени дл частотно-управл емого электропривода | |
| JPH0468858B2 (ja) | ||
| SU1054867A1 (ru) | Умножитель частоты | |
| JPH055501Y2 (ja) | ||
| JPH0120650Y2 (ja) | ||
| RU2097928C1 (ru) | Способ подавления помех, наводимых в цепях, и устройство для его реализации | |
| JPH0537239A (ja) | 信号検波回路 | |
| JPS61211878A (ja) | エンベロ−プデイテクタ | |
| JPH02285802A (ja) | 多相交流基準電圧発生回路 | |
| JPH0462203B2 (ja) | ||
| JPS5917562B2 (ja) | 同期検波回路 |