JPS5931085A - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPS5931085A JPS5931085A JP57141407A JP14140782A JPS5931085A JP S5931085 A JPS5931085 A JP S5931085A JP 57141407 A JP57141407 A JP 57141407A JP 14140782 A JP14140782 A JP 14140782A JP S5931085 A JPS5931085 A JP S5931085A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- silicon
- gold
- chip
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体レーザ装置の製造方法に関するもので
ある。
ある。
半導体レーザのチップは、動作中に発生する熱の放出を
良くシ、かつ、ハンドリングを容易にするため、銀等の
ブロックにろう付けされる。信頼性を考えた時、このろ
う材としては、金・シリコンろう等を使用するのが良い
。しかし、金・シリコンろう材は硬質であるため、チッ
プをブロックに金・シリコンろう材を介して直接ろう付
けすると、チップとブロックの熱膨張率の遣いによりチ
ップにひずみが発生し易く、レーザ特性が悪くなり易い
。これを防止するために、シリコン板（以後シリコンサ
ブマクントと称す）をチップとブロックの間にはさんで
ろう付けする方法がしばしば行なわれる。
良くシ、かつ、ハンドリングを容易にするため、銀等の
ブロックにろう付けされる。信頼性を考えた時、このろ
う材としては、金・シリコンろう等を使用するのが良い
。しかし、金・シリコンろう材は硬質であるため、チッ
プをブロックに金・シリコンろう材を介して直接ろう付
けすると、チップとブロックの熱膨張率の遣いによりチ
ップにひずみが発生し易く、レーザ特性が悪くなり易い
。これを防止するために、シリコン板（以後シリコンサ
ブマクントと称す）をチップとブロックの間にはさんで
ろう付けする方法がしばしば行なわれる。
従来のこのチップ、シリコンサブマクント、およびブロ
ックのろう付けは、第１図（ａ）に示すように例えば両
面に約２μｍの金メッキ膜０１）を有する厚み８００μ
ｍのシリコンサブマクント（１）を先ず第１図（ｂ）に
示すように４８０℃の窒素雰囲気中に置き、シリコンサ
ブマウント（１）の材料であるシリコン０．２とメッキ
された金０１）の共晶により金・シリコンろう材α１を
形成し、チップ（２）をこの共振器面（６）と垂直な面
（７）をピンセットでつかみ前記金・シリコンろう材（
ト）中でシリコンサブマウント（１）にこすることによ
り半導体レーザチップ（２）とシリコンサブマウント（
１）をろう付けし、続いて第１図（Ｃ）に示すように銀
ブロック（３）を４８０℃の窒素雰囲気中に置き、この
銀ブロック（３）のろう付けする位置に金・シリコンろ
う材α荀を溶かしたのち、前記チップ（２）をろう付け
したシリコンサブマウント（１）を金・シリコンろう材
Ｑ４）中で銀ブロック（３）にこすることにより、シリ
コンサブマウント（１）と銀ブロック（３）のろう付け
を行なう。
ックのろう付けは、第１図（ａ）に示すように例えば両
面に約２μｍの金メッキ膜０１）を有する厚み８００μ
ｍのシリコンサブマクント（１）を先ず第１図（ｂ）に
示すように４８０℃の窒素雰囲気中に置き、シリコンサ
ブマウント（１）の材料であるシリコン０．２とメッキ
された金０１）の共晶により金・シリコンろう材α１を
形成し、チップ（２）をこの共振器面（６）と垂直な面
（７）をピンセットでつかみ前記金・シリコンろう材（
ト）中でシリコンサブマウント（１）にこすることによ
り半導体レーザチップ（２）とシリコンサブマウント（
１）をろう付けし、続いて第１図（Ｃ）に示すように銀
ブロック（３）を４８０℃の窒素雰囲気中に置き、この
銀ブロック（３）のろう付けする位置に金・シリコンろ
う材α荀を溶かしたのち、前記チップ（２）をろう付け
したシリコンサブマウント（１）を金・シリコンろう材
Ｑ４）中で銀ブロック（３）にこすることにより、シリ
コンサブマウント（１）と銀ブロック（３）のろう付け
を行なう。
しかしなから、かかる従来のろう付は方法では次に示す
欠点かあった。
欠点かあった。
１、チップ（２）とシリコンサブマウント（１）のろう
付けの際、チップ（２）は、共振器面に垂直な而（７）
をつかんで共晶にて形成された金・シリコンろう材（至
）中でシリコンサブマウント（１）にこすられるため、
チップ（２）にろう材がつき易くまたチップ（２）の共
振器面に垂直な而（７）が傷つき易い。このため半導体
レーザの特性か悪くなることがある。
付けの際、チップ（２）は、共振器面に垂直な而（７）
をつかんで共晶にて形成された金・シリコンろう材（至
）中でシリコンサブマウント（１）にこすられるため、
チップ（２）にろう材がつき易くまたチップ（２）の共
振器面に垂直な而（７）が傷つき易い。このため半導体
レーザの特性か悪くなることがある。
２、シリコンサブマウント（１）を銀ブロック（３）Ｋ
ろう付けする時に、先にシリコンサブマウント（１）の
銀ブロック（３）へのろう付と同一温度でシリコンサブ
マウント（１）上にろう付されたチップ（２）が動くこ
とがある。
ろう付けする時に、先にシリコンサブマウント（１）の
銀ブロック（３）へのろう付と同一温度でシリコンサブ
マウント（１）上にろう付されたチップ（２）が動くこ
とがある。
本発明は上記従来の半導体レーデ装置のろう付法の欠点
を取除くためになされたものであり、シリコンサブマウ
ント上に半導体レーザ素子を互の金メッキ聞が接するよ
うに載せると共に、半導体レーザ素子が載せられたシリ
コンサブマウントをこの金メッキ而が接するように金属
ブロックに載せ、半導体レーデ素子、シリコンサブマウ
ント及び金属ブロックを同時にろう付し、歩留と作業性
が共に良好な半導体レーデ装置の製造方法を提供する。
を取除くためになされたものであり、シリコンサブマウ
ント上に半導体レーザ素子を互の金メッキ聞が接するよ
うに載せると共に、半導体レーザ素子が載せられたシリ
コンサブマウントをこの金メッキ而が接するように金属
ブロックに載せ、半導体レーデ素子、シリコンサブマウ
ント及び金属ブロックを同時にろう付し、歩留と作業性
が共に良好な半導体レーデ装置の製造方法を提供する。
以下、第２図により本発明の一実施例を詳細に説明する
。
。
第２図（ａ）は本発明の一実施例の半導体レーデのろう
付けに使用されるシリコンサブマウントの断面図である
。図中（１）はシリコンサブマウント、（イ）は厚さ８
００μｍのシリコン、αυは半導体レーデチップをろう
付けする面に被着された１〜６μｍの厚みの金メッキ膜
、ＱＱは銀ブロックにろう付けされる而に被着された１
０〜２０μｍの厚みの金メッキ膜である。（１′）は前
記Ｑ埠ａＱＱ時からなるシリコンサブマウントである。
付けに使用されるシリコンサブマウントの断面図である
。図中（１）はシリコンサブマウント、（イ）は厚さ８
００μｍのシリコン、αυは半導体レーデチップをろう
付けする面に被着された１〜６μｍの厚みの金メッキ膜
、ＱＱは銀ブロックにろう付けされる而に被着された１
０〜２０μｍの厚みの金メッキ膜である。（１′）は前
記Ｑ埠ａＱＱ時からなるシリコンサブマウントである。
ろう付けは先ず第２図（ｂ）に示すように２００℃の窒
素雰囲気中で銀ブロック（３）の上の所定の位置に前記
シリコンサプマクン） （１’）ヲｔせ、続いてサブマ
ウント（１′）の上の所定の位置に、ろう付けする面に
１〜８μｍの厚みの金メッキ膜αηを有する半導体レー
ザチップ（２）を載せ、銀ブロック（３）、サブマウン
ト（１′）、半導体レーザチップ（２′）を固定する。
素雰囲気中で銀ブロック（３）の上の所定の位置に前記
シリコンサプマクン） （１’）ヲｔせ、続いてサブマ
ウント（１′）の上の所定の位置に、ろう付けする面に
１〜８μｍの厚みの金メッキ膜αηを有する半導体レー
ザチップ（２）を載せ、銀ブロック（３）、サブマウン
ト（１′）、半導体レーザチップ（２′）を固定する。
続いて半導体レーザチップ（２′）の上に例えば２０ｙ
の荷重を位置合せを済ませ固定しであるチップ（２’）
、シリコンサブマウント（１′）、銀ブロック（３）に
加えながら、窒素・水素混合ガス雰囲中で温度を４８０
°Ｃに上げ、シリコンサブマウント上にメンキされた金
０１、あるいはシリコンサブマウント上にメッキされた
金αＱおよび半導体レーデチップ（２′）にメッキされ
た金ａηとシリコンサブマウント（１つのシリコンとの
共晶により形成される（［２図（Ｃ）に示すように金・
シリコンろう材（ト）、０１により、銀ブロック（３）
とシリコンサブマウント（１′）およびこのシリコンサ
ブマウント（１′）と半導体レーザチップ（２つを同時
にろう付けする。
の荷重を位置合せを済ませ固定しであるチップ（２’）
、シリコンサブマウント（１′）、銀ブロック（３）に
加えながら、窒素・水素混合ガス雰囲中で温度を４８０
°Ｃに上げ、シリコンサブマウント上にメンキされた金
０１、あるいはシリコンサブマウント上にメッキされた
金αＱおよび半導体レーデチップ（２′）にメッキされ
た金ａηとシリコンサブマウント（１つのシリコンとの
共晶により形成される（［２図（Ｃ）に示すように金・
シリコンろう材（ト）、０１により、銀ブロック（３）
とシリコンサブマウント（１′）およびこのシリコンサ
ブマウント（１′）と半導体レーザチップ（２つを同時
にろう付けする。
この昇温時銀ブロック（３）に接したシリコンサブマウ
ント（１′）面には約２０μｍの金・シリコンろう材（
ト）が形成されるが、荷重によりこの金・シリコンろう
材（ト）は銀ブロック（３）上に広がる。同時にシリコ
ンサブマウント（１′）は金・シリコンろう材（至）の
溶けている状態で十数μｍ沈みこみ銀ブロック（３）ト
サプマウン） （１’）の接着が良好に行なわれる。一
方半導体レーデチツプ（２つとサプマクンｌ−（１’）
のｉｔもサブマウント（１′）のシリコンと半導体レー
ザチップ（２′）にメッキされた金α力が共晶するので
良好に行なわれる。
ント（１′）面には約２０μｍの金・シリコンろう材（
ト）が形成されるが、荷重によりこの金・シリコンろう
材（ト）は銀ブロック（３）上に広がる。同時にシリコ
ンサブマウント（１′）は金・シリコンろう材（至）の
溶けている状態で十数μｍ沈みこみ銀ブロック（３）ト
サプマウン） （１’）の接着が良好に行なわれる。一
方半導体レーデチツプ（２つとサプマクンｌ−（１’）
のｉｔもサブマウント（１′）のシリコンと半導体レー
ザチップ（２′）にメッキされた金α力が共晶するので
良好に行なわれる。
本発明の一実施例の方法によれば、半導体装置ツ′チッ
プ（２つのろう付される主面に予め金メッキ膜０７）を
設けたので、半導体レーザチップ（２′）のろう材部表
面が酸化されることかなく、したがって半導体レーデチ
ップ（２つをシリコンサブマウント（１′）にこすりな
がらろう付する必要がないので、半導体レーデチップ（
２′）シリコンサブマウント（１′）および銀ブロック
（３）は同時にろう付することができる。すなわち、同
時にろう材が溶けている状態で半導体レーザチップ（１
′）をつかむことは無いので半導体レーザチップ（１つ
の共振器面（６）およびこれに垂直な面（７）にろう材
が付着したりこの面を傷つけたりすることはなくしだが
って半導体レーザの特性が悪くなることは無い。また半
導体レーザチップ（２つ、シリコンサブマウント（１′
）および銀ブロック（３）を同時にろう付したので、ろ
う行中に半導体レーザチップ（２′）が動くという問題
も生じない。
プ（２つのろう付される主面に予め金メッキ膜０７）を
設けたので、半導体レーザチップ（２′）のろう材部表
面が酸化されることかなく、したがって半導体レーデチ
ップ（２つをシリコンサブマウント（１′）にこすりな
がらろう付する必要がないので、半導体レーデチップ（
２′）シリコンサブマウント（１′）および銀ブロック
（３）は同時にろう付することができる。すなわち、同
時にろう材が溶けている状態で半導体レーザチップ（１
′）をつかむことは無いので半導体レーザチップ（１つ
の共振器面（６）およびこれに垂直な面（７）にろう材
が付着したりこの面を傷つけたりすることはなくしだが
って半導体レーザの特性が悪くなることは無い。また半
導体レーザチップ（２つ、シリコンサブマウント（１′
）および銀ブロック（３）を同時にろう付したので、ろ
う行中に半導体レーザチップ（２′）が動くという問題
も生じない。
なお、本実施例ではブロックとして銀グロックを用いた
が、銀メッキや金メッキを施こした銅ブロックを用いて
もさしつかえない。
が、銀メッキや金メッキを施こした銅ブロックを用いて
もさしつかえない。
以上説明のように本発明によればシリコンサブマウント
上に半導体レーザ素子を互の金メツキ面が接するように
載せると共に、半導体レーザ素子が載せられたシリコン
サブマウントをこの金メツキ面が接するように金属ブロ
ックに載せ、半導体レーデ素子、シリコンサブマウント
および金属ブロックを同時にろう付けすることができる
ので、半導体レーザ装置の歩留と製造上の作業性が向上
するという優れた効果を有する。
上に半導体レーザ素子を互の金メツキ面が接するように
載せると共に、半導体レーザ素子が載せられたシリコン
サブマウントをこの金メツキ面が接するように金属ブロ
ックに載せ、半導体レーデ素子、シリコンサブマウント
および金属ブロックを同時にろう付けすることができる
ので、半導体レーザ装置の歩留と製造上の作業性が向上
するという優れた効果を有する。
第１図（ａ）〜（Ｃ）は従来の半導体レーザ装置のろう
付方法を示す工程別断面図、第２図（ａ）〜（Ｃ）は本
発明の一実施例のろう付方法を示す工程別断面図である
。 図中、（１′）はシリコンサブマウント、（２′）ハ半
導体レーデチップ、（３）は銀ブロック、０５Ｑｆ９は
シリコンサブマウントに被着された金メッキ膜、α力は
チップに被着された金メッキ膜、（至）ｔよシリコンサ
ブマウントとこれに被着された金の共晶にて形成された
金・シリコンろう材、ａＩはシリコンサプマクン］・と
これに被着された金およびチップに被着された金の共晶
にて形成された金・シリコンろう材である。図中同一符
号は同一または相当部分を示す。 代理人 葛野信− 第１図 第２図 （，２） 第２図 （Ｃ） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−１４１４０７号２
、発明の名称 半導体レーザの製造方法 ３、補正をする者 代表者片由仁へ部 ４、代理人 ５、補正の対象 発明の詳細な説明の欄 ６、補正の内容 （１）明細書をつぎのとおり訂正する。 （２）
付方法を示す工程別断面図、第２図（ａ）〜（Ｃ）は本
発明の一実施例のろう付方法を示す工程別断面図である
。 図中、（１′）はシリコンサブマウント、（２′）ハ半
導体レーデチップ、（３）は銀ブロック、０５Ｑｆ９は
シリコンサブマウントに被着された金メッキ膜、α力は
チップに被着された金メッキ膜、（至）ｔよシリコンサ
ブマウントとこれに被着された金の共晶にて形成された
金・シリコンろう材、ａＩはシリコンサプマクン］・と
これに被着された金およびチップに被着された金の共晶
にて形成された金・シリコンろう材である。図中同一符
号は同一または相当部分を示す。 代理人 葛野信− 第１図 第２図 （，２） 第２図 （Ｃ） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−１４１４０７号２
、発明の名称 半導体レーザの製造方法 ３、補正をする者 代表者片由仁へ部 ４、代理人 ５、補正の対象 発明の詳細な説明の欄 ６、補正の内容 （１）明細書をつぎのとおり訂正する。 （２）
Claims (2)
- （１）半導体レーザ素子の一方の主面に金メッキを施す
工程と、この半導体レーデ素子が取付られるシリコンサ
ブマクントの両生面にそれぞれ金メッキを施す工程と、
前記シリコンサブマクシト上に前記半導体レーザ素子を
互の金メツキ面が接するように載せると共に、前記半導
体レーザ素子が載せられたシリコンサブマクントをこの
金メツキ面が接するように金属ブロックに載せ、前記半
導体レーザ素子、シリコンサブマクント、及び金属ブロ
ックを同時にろう付する工程を含む半導体レーデ装置の
製造方法。 - （２）金属ブロックに接する側のシリコンサブマクント
のメッキ厚みを１０〜２０μｍとすることを特徴とする
特許請求の範囲第１項記載の半導体レーデ装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141407A JPS5931085A (ja) | 1982-08-13 | 1982-08-13 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141407A JPS5931085A (ja) | 1982-08-13 | 1982-08-13 | 半導体レ−ザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5931085A true JPS5931085A (ja) | 1984-02-18 |
| JPH0140514B2 JPH0140514B2 (ja) | 1989-08-29 |
Family
ID=15291283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57141407A Granted JPS5931085A (ja) | 1982-08-13 | 1982-08-13 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931085A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920164B2 (en) * | 2000-03-01 | 2005-07-19 | Hamamatsu Photonics K.K. | Semiconductor laser device |
| JP2013004571A (ja) * | 2011-06-13 | 2013-01-07 | Hamamatsu Photonics Kk | 半導体レーザ装置 |
-
1982
- 1982-08-13 JP JP57141407A patent/JPS5931085A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920164B2 (en) * | 2000-03-01 | 2005-07-19 | Hamamatsu Photonics K.K. | Semiconductor laser device |
| JP2013004571A (ja) * | 2011-06-13 | 2013-01-07 | Hamamatsu Photonics Kk | 半導体レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0140514B2 (ja) | 1989-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5217922A (en) | Method for forming a silicide layer and barrier layer on a semiconductor device rear surface | |
| US4540115A (en) | Flux-free photodetector bonding | |
| JPS62117346A (ja) | 半導体装置 | |
| KR100820665B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20010073192A (ko) | 기판에 반도체 칩을 땜납하는 방법 및 장치 | |
| JPS58107295A (ja) | ろう合金 | |
| JP3346971B2 (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JPH08255973A (ja) | セラミックス回路基板 | |
| JP4349552B2 (ja) | ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール | |
| JPH05190973A (ja) | 半導体レーザ用サブマウント | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| US3585711A (en) | Gold-silicon bonding process | |
| JP2002359427A (ja) | サブマウントおよび半導体装置 | |
| JPS5931085A (ja) | 半導体レ−ザの製造方法 | |
| JPH0133278B2 (ja) | ||
| JPS6153851B2 (ja) | ||
| JP3336822B2 (ja) | はんだ付け方法 | |
| JPS62216251A (ja) | 高熱伝導性基板 | |
| JPS6159660B2 (ja) | ||
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
| JPH05152485A (ja) | 半導体装置およびその製造方法 | |
| JP2868007B1 (ja) | 半導体装置及びその製造方法 | |
| JPH04230063A (ja) | 多層ヒートシンク | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPS63287038A (ja) | パッケ−ジ構造 |