JPS5931799B2 - 半導体記憶セル - Google Patents
半導体記憶セルInfo
- Publication number
- JPS5931799B2 JPS5931799B2 JP51150944A JP15094476A JPS5931799B2 JP S5931799 B2 JPS5931799 B2 JP S5931799B2 JP 51150944 A JP51150944 A JP 51150944A JP 15094476 A JP15094476 A JP 15094476A JP S5931799 B2 JPS5931799 B2 JP S5931799B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- semiconductor memory
- cell
- information
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
（１）発明の利用分野
本発明は、半導体記憶セルに関するものであり、更に詳
わしく言えば、情報保持時と選択時（読出しまたは書込
み時）とでコレクタ負荷を切換える型の半導体記憶セル
に関するものである。
わしく言えば、情報保持時と選択時（読出しまたは書込
み時）とでコレクタ負荷を切換える型の半導体記憶セル
に関するものである。
（２）従来技術
従来から、高速用のバイポーラメモリ集積回路用のメモ
リセルとして、情報保持時と選択時とでセルのコレクタ
負荷抵抗を大きく切換え（選択時に低くする）ると同時
に大きな読出し電流を流す型のものが知られている。
リセルとして、情報保持時と選択時とでセルのコレクタ
負荷抵抗を大きく切換え（選択時に低くする）ると同時
に大きな読出し電流を流す型のものが知られている。
その例を第１図ａ−ｆに示す。、これらのセルで使用さ
れているダイオードは、通常のＰＮ接合ダイオードであ
つてもよいしショットキーダイオードであつてもよい。
これらのセルのうち第１図ａ−ｄに示すものについては
、たとえば特公昭４６−１３７８１号に詳細に述べられ
ている。これらのセルは、情報保持時には負荷抵抗が大
きいため保持電流Ｉｓｔが少なくてよく、低消費電力の
メモリを構成できる。
れているダイオードは、通常のＰＮ接合ダイオードであ
つてもよいしショットキーダイオードであつてもよい。
これらのセルのうち第１図ａ−ｄに示すものについては
、たとえば特公昭４６−１３７８１号に詳細に述べられ
ている。これらのセルは、情報保持時には負荷抵抗が大
きいため保持電流Ｉｓｔが少なくてよく、低消費電力の
メモリを構成できる。
一方、選択時には負荷抵抗が小さくなり大きな読出し電
流工Ｒが流せるので、動作速度は速い。以上の特徴を充
分に生かすには、メモリ容量が大きくなればなる程、情
報保持時の負荷抵抗Ｒｓをと動作時の負荷抵抗ＲＲとの
比を大きくする必要がある。しかし、第１図に示したよ
うな従来型のメモリセルでは、ＲｓをとＲＲとの比をあ
まり大きくすると、電流がＩｓｔからＩＲへと切換わる
途中で、セルの情報保持ができなくなる。
流工Ｒが流せるので、動作速度は速い。以上の特徴を充
分に生かすには、メモリ容量が大きくなればなる程、情
報保持時の負荷抵抗Ｒｓをと動作時の負荷抵抗ＲＲとの
比を大きくする必要がある。しかし、第１図に示したよ
うな従来型のメモリセルでは、ＲｓをとＲＲとの比をあ
まり大きくすると、電流がＩｓｔからＩＲへと切換わる
途中で、セルの情報保持ができなくなる。
たとえば、第１図ｅの型のセルについてＩＲの値を横軸
にセルの信号振幅（セルの２つのトランジスタのベース
電圧の差）を縦軸にとつて示すと、第２図のようにノ
なる。このように、Ｒｓを、！Ｉ、ＲＲの比が大きい時
（第２図の場合は約５００）には、Ｒｓｔで電位が決ま
つている状態からＲＲで電位が決まる状態へと転移する
途中で非常に電位差が小さい状態を必ず経ることになる
。このことは、電圧降下、セフ ル信号振幅、飽和等の
点で、Ｒｓｔに大きなＩＲを流すことは不可能なため、
ＩＲがまだ完全に増加しないうちにセルの負荷をＲＲと
するようなメ、７−モリセル構成をとる必要性より生じ
ている。
にセルの信号振幅（セルの２つのトランジスタのベース
電圧の差）を縦軸にとつて示すと、第２図のようにノ
なる。このように、Ｒｓを、！Ｉ、ＲＲの比が大きい時
（第２図の場合は約５００）には、Ｒｓｔで電位が決ま
つている状態からＲＲで電位が決まる状態へと転移する
途中で非常に電位差が小さい状態を必ず経ることになる
。このことは、電圧降下、セフ ル信号振幅、飽和等の
点で、Ｒｓｔに大きなＩＲを流すことは不可能なため、
ＩＲがまだ完全に増加しないうちにセルの負荷をＲＲと
するようなメ、７−モリセル構成をとる必要性より生じ
ている。
このような事情は、第１図の他のセルにも全て同様であ
る。したがつて、従来型のセルでは、ＲｓｔとＲＲの比
、つまりＩＲとＩ８ｔの比には限度があつた。（３）発
明の目的 本発明の目的は、小さなＩ８ｔから大きなＩＲへとセル
電流が増加する途中の過渡的な状態でも、セル電位差が
あまり減少しないメモリセルを提供することである。
る。したがつて、従来型のセルでは、ＲｓｔとＲＲの比
、つまりＩＲとＩ８ｔの比には限度があつた。（３）発
明の目的 本発明の目的は、小さなＩ８ｔから大きなＩＲへとセル
電流が増加する途中の過渡的な状態でも、セル電位差が
あまり減少しないメモリセルを提供することである。
したがつて、本発明に従がえば、低消費電力で高速のメ
モリセルを得ることができる。（４）実施例 以下、本発明を実施例を参照して詳細に説明する。
モリセルを得ることができる。（４）実施例 以下、本発明を実施例を参照して詳細に説明する。
第３図のａ−ｄは、第１図のＡ，ｄ，ｅ，ｆのそれぞれ
に本発明の概念を適用した例である。
に本発明の概念を適用した例である。
第１図のｂおよびｃは、ダイオードに直列抵抗がなく、
そのため大電流のＩＲに対してセル電位差が零に近づき
本質的にＩＲ／Ｉ８ｔ比を比常に大きく（たとえば１０
００以上）にとることは不可能なので、第３図からは除
いている。この実施例に示すように、本発明の第３図の
実施例ａ−ｄではＲ８ｔと並列にコンデンサＣｓが挿入
されている。
そのため大電流のＩＲに対してセル電位差が零に近づき
本質的にＩＲ／Ｉ８ｔ比を比常に大きく（たとえば１０
００以上）にとることは不可能なので、第３図からは除
いている。この実施例に示すように、本発明の第３図の
実施例ａ−ｄではＲ８ｔと並列にコンデンサＣｓが挿入
されている。
情報保持時には、このコンデン ！サにほぼ８ｔｘＲＳ
ｔの電圧が蓄えられている。この電圧は、８ｔからＩＲ
へと電流が切換わる問、コンデンサに蓄えられるため、
過渡的なセル電位の減少を防ぎ得る。また、第３図ｅは
、第１図のｅに本発明の概念を適用したもう１つの実施
５例であり、Ｃｓはダイオードと並列に入つている。
この場合、Ｒｓｔ》ＩＲであるので、Ｉ８ｔからＸＲへ
と切換わる過渡状態では、コンデンサＣ８はＲｓｔと並
列に人つた場合と同様な働きをして、過渡時の情報破壊
を防止する。第４図は、本発明の効果を示す図である。
ｔの電圧が蓄えられている。この電圧は、８ｔからＩＲ
へと電流が切換わる問、コンデンサに蓄えられるため、
過渡的なセル電位の減少を防ぎ得る。また、第３図ｅは
、第１図のｅに本発明の概念を適用したもう１つの実施
５例であり、Ｃｓはダイオードと並列に入つている。
この場合、Ｒｓｔ》ＩＲであるので、Ｉ８ｔからＸＲへ
と切換わる過渡状態では、コンデンサＣ８はＲｓｔと並
列に人つた場合と同様な働きをして、過渡時の情報破壊
を防止する。第４図は、本発明の効果を示す図である。
Ｃ８が零の時（勿論浮遊容量分は含んでいる）では、過
渡時でのセル電位差の長小値（０１−ＶＯＯ）Ｍｍは、
情報保持時のセル電位差（Ｃ１−００）Ｓｔａｎｄｂｙ
の１４％まで減少し、確実にセルの情報は破壊される。
Ｃｓを増加して行くと、第４図に示すように、（ＶＯｌ
−ＶｃＯ）Ｍｍは（Ｖｃｌ−ＶＯＯ） Ｓｔａｎｄｂｙ
に近づき、過渡状態でもセル電位差の減少が少なく、情
報破壊を避けることができる。
渡時でのセル電位差の長小値（０１−ＶＯＯ）Ｍｍは、
情報保持時のセル電位差（Ｃ１−００）Ｓｔａｎｄｂｙ
の１４％まで減少し、確実にセルの情報は破壊される。
Ｃｓを増加して行くと、第４図に示すように、（ＶＯｌ
−ＶｃＯ）Ｍｍは（Ｖｃｌ−ＶＯＯ） Ｓｔａｎｄｂｙ
に近づき、過渡状態でもセル電位差の減少が少なく、情
報破壊を避けることができる。
なお、この結果は、第３図のｃおよびｅに対して得られ
た結果を示したものであるが、ａおよびｄに対しても同
様な結果が得られている。以上、本発明を交さ接続型の
特定のメモリセルを実施例として述べてきたが、本発明
の概念は、情報保持時と選択時とで負荷インピーダンス
を切換えるあらゆるメモリセルに適用できることは、言
うまでもなかろう。
た結果を示したものであるが、ａおよびｄに対しても同
様な結果が得られている。以上、本発明を交さ接続型の
特定のメモリセルを実施例として述べてきたが、本発明
の概念は、情報保持時と選択時とで負荷インピーダンス
を切換えるあらゆるメモリセルに適用できることは、言
うまでもなかろう。
また、コンデンサＣ８の実現方法も種々考え得るが、ど
のような方法で構成してもよい。
のような方法で構成してもよい。
好ましい方法の一例は、たとえば特開昭５１１３０８５
８号に述べられている。
８号に述べられている。
このようなコンデンサの構成方法は、本発明にはどのよ
うなものを使用してもよいので、これ以上の説明はしな
い。
うなものを使用してもよいので、これ以上の説明はしな
い。
第１図は、情報保持時と選択時とでコレクタ負荷を切換
える型の従来型のメモリセルの回路図、第２図は、従来
型のセルの負荷抵抗切換えの比を制限する特性を説明す
る図、第３図は本発明の実施例のメモリセルの回路図、
第４図は本発明の効効果を示す実験結果。
える型の従来型のメモリセルの回路図、第２図は、従来
型のセルの負荷抵抗切換えの比を制限する特性を説明す
る図、第３図は本発明の実施例のメモリセルの回路図、
第４図は本発明の効効果を示す実験結果。
Claims (1)
- 【特許請求の範囲】 １ コレクタ、ベース間が相互に交さ接続された第１、
第２のトランジスタを有し、該第１、第２のトランジス
タのコレクタには、負荷インピーダンスが情報保持時に
は大、選択時には小となるような負荷回路がそれぞれ接
続された半導体記憶セルにおいて、前記負荷回路と実質
的に並列にコンデンサが接続されることを特徴とする半
導体記憶セル。 ２ 前記負荷回路は、負荷インピーダンス切替用のダイ
オード抵抗との直列回路を含むことを特徴とする特許請
求の範囲第１項記載の半導体記憶セル。 ３ 前記コンデンサは、前記ダイオードに並列に接続さ
れたことを特徴とする特許請求の範囲第２項記載の半導
体記憶セル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51150944A JPS5931799B2 (ja) | 1976-12-17 | 1976-12-17 | 半導体記憶セル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51150944A JPS5931799B2 (ja) | 1976-12-17 | 1976-12-17 | 半導体記憶セル |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58236193A Division JPS59151390A (ja) | 1983-12-16 | 1983-12-16 | 半導体記憶セル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5375829A JPS5375829A (en) | 1978-07-05 |
| JPS5931799B2 true JPS5931799B2 (ja) | 1984-08-04 |
Family
ID=15507819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51150944A Expired JPS5931799B2 (ja) | 1976-12-17 | 1976-12-17 | 半導体記憶セル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931799B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60168221U (ja) * | 1984-04-18 | 1985-11-08 | パイオニア株式会社 | キ−ボ−ドスイツチユニツト |
-
1976
- 1976-12-17 JP JP51150944A patent/JPS5931799B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60168221U (ja) * | 1984-04-18 | 1985-11-08 | パイオニア株式会社 | キ−ボ−ドスイツチユニツト |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5375829A (en) | 1978-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538244A (en) | Semiconductor memory device | |
| GB1536013A (en) | Data storage memories | |
| US3969707A (en) | Content-Addressable Memory capable of a high speed search | |
| JPS6238026A (ja) | パワ−オンリセツト回路構成 | |
| JPS6020838B2 (ja) | メモリ・アレイ | |
| JPH022239B2 (ja) | ||
| JPS5931799B2 (ja) | 半導体記憶セル | |
| JPH0210519B2 (ja) | ||
| JPS5826114B2 (ja) | バイポ−ラ・トランジスタ・メモリ・セル | |
| US4456979A (en) | Static semiconductor memory device | |
| US4922411A (en) | Memory cell circuit with supplemental current | |
| EP0252780B1 (en) | Variable clamped memory cell | |
| JPS63263689A (ja) | 半導体記憶装置 | |
| JPS627639B2 (ja) | ||
| SU381098A1 (ru) | Симметричный тиристорный элемент намяти | |
| JPS6240696A (ja) | 半導体記憶装置 | |
| SU1343443A1 (ru) | Матричный накопитель | |
| JPH0158757B2 (ja) | ||
| JPS58147889A (ja) | 半導体装置 | |
| JPS6052998A (ja) | メモリセル | |
| JPH0259558B2 (ja) | ||
| JPS6225797Y2 (ja) | ||
| JPS60175300A (ja) | シフトレジスタ段回路 | |
| JPS60147999A (ja) | バイポーラ・メモリ・セル | |
| JPS62214592A (ja) | 半導体メモリ |