JPS5932825B2 - エラ−検出方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、標準偏差演算機能を有する演算装置の入力デ
ータ訂正時のエラー検出方式に関する。

最近、例えば小型な電子式計算機では標準偏差を求める
ことの出来る演算機能を備えたものが実用化されている
。そして、このような電子式計算機で上記標準偏差を求
める場合には、例えば標準偏差を求めようとするデータ
の入力及び所定のファンクションキーの操作を交互に行
い、計算機内部では逐次項目数の累計、入力データの累
計及び入力データの二乗の累計が求められている。そし
て、全てのデータの入力が終了した時点で標準偏差を求
めるファンクションキーを操作することによつて下記の
如くの演算を実行して標準偏差が求められる。５＝ＰＸ
２−を（ΣＸ ）２ またはｓ＝ｙΣＸ２−Ｎ声？ΣＸ ）２ ５・・・ ・・・標準偏差 Ｘ・・・・・・データ Ｎ ・・・・・・項目数 しかして、例えば誤まつたデータを人力した場合上記所
定のファンクションキーを操作する前であれば演算が実
行されていないので、表示の内容をクリアして再入力を
行なえば良いが、すでに上記所定のファンクションキー
を操作した後では演算が実行されてしまうので、誤まつ
て入力したデータを誤まつて入力した回数だけ上記各累
計値より差し引かなければならない。

そこで、誤まつて入力したデータを入力し、その後例え
ば訂正キーを操作して所望の訂正を行なうようにしてい
るが、従来の計算機では、この訂正時にたとえ項目数が
「負」すなわち入力した項目数よりも訂正した項目数の
方が多い場合でも演算を実行し続け、結局誤まつた結果
を出力してくるかあるいは上述した標準偏差を求めるフ
ァンクションキーを操作した時点でエラーと表示するも
のであつた。そして、このようなものでは、誤演算を実
行しているにもかかわらず操作者はそれに気が付かず最
後のデータまで入力してしまうことになり、求められた
標準偏差（結果）の信頼性に欠けると共に無駄な演算時
間を費やすという欠点があつた。本発明は上記事情に鑑
みて成されたもので、入力したデータの項目数よりも訂
正したデータの項目数が多くなつた時点でエラーである
ことを検出し表示するようにしたエラー検出方式を提供
することを目的とする。

以下第１図及び第２図を参照して本発明の一実施例につ
き詳細に説明する。

第１図ａは本実施例の全体的な回路を示すプロツク図で
図中１は数値キー１１、標準偏差データの入力の指示キ
ー１２１（本実施例では「−」キー）及び標準偏差を求
めるためのキー１２２等を含むフアンクシヨンキ一１２
、標準偏差の入力データを訂正する訂正キー１３等より
成るキー入力部で、その出力は各種制御回路より成る制
御部２の命令発生部２１に入力する。この生命発生部２
１は、キー入力部１から出力するキー入力データあるい
は後述するエラー検出回路等からのデータに基づいて各
回路に制御命令を与えるもので、その出力の一部は数値
コードあるいは、エラーコード等を発生するコード発生
部２２に入力する。コード発生部２２は、命令発生部２
１から与えられた命令により上記数値コードあるいはエ
ラーコード等を発生し、その出力はゲート回路３を介し
て演算部４の一方の入力端Ａに入力する。この演算部４
は、入力端Ａ及び後述する入力端Ｂより入力したデータ
に基づき各種の演算を実行し、その出力はゲート回路群
５を介して表示レジスタを兼ねるレジスタ６１１を含む
演算レジスタ群６１、入力データの累計値を記憶する（
ΣＸ）レジスタ６２、入力データの二乗の累計値を記憶
する（ΣＸ２）Ｌ／ジスタ６３及び項日数を記憶する（
ｎ）レジスタ６４より成るレジスタ群６に入力する。し
かして、このレジスタ群６の出力は、ゲート回路群７に
より２系統出力に選択されて、一方の出力は直接上記演
算部の他方の入力端Ｂに入力すると共に他方の出力は上
記ゲート回路３を介して上記演算部４の一方の入力端Ａ
に入力する。また、上記項目数を記憶する（ｎ）レジス
タ６４の出力は、上記ゲート回路群７に送出されると共
に制御部２のエラー検出回路２３にも送出される。この
エラー検出回路２３は、標準偏差を求める演算を実行し
ている嘩ｎ）レジスタ６４の内容がゞゞ０″になつてか
らさらに訂正キーが操作された場合エラーを検出してそ
のエラー信号を命令発生部２１に送出するもので、上記
（ｎ）レジスタ６４の出力は数値の有無を検出する検出
回路２３１に入力する。しかして、この検出回路２３１
の検出出力は、セツト優先の第１のフリツプフロツプ２
３２のセツト端子に印加されそのＱ側出力はノア回路２
３３の一方の入力端に印加される。また、キー入力部１
の訂正キー１３の操作信号はセツト優先の第２のフリツ
プフロツプ回路２３４のセツト端子に印加さへそのＱ側
出力は上記ノア回路の第２の入力端に印加される。さら
に、上記各フリツプフロツプ２３２及び２３４のりセツ
ト端子には、命令発生部２１より演算中ば１―演算後ば
０゛の信号が印加されて居り、上記ノア回路２３３の出
力は、エラー検出信号として命令発生部２１に送出され
る。なお、上記ゲート回路群５，７及びゲート回路３は
命令発生部２１から出力するゲート制御信号により開閉
制御さ八桁上げ、桁下げ処理可能な演算部４もまた命令
発生部２１の出力により制御される。また、演算レジス
タ群６１の一つのレジスタは上記した如く表示レジスタ
を兼ねて居り、このレジスタ６１１の出力は表示部８に
送出さへ表示部８に於てこのレジスタ６１１の内容が表
示される。第１図ｂは、第１図ａの第１及び第２のセツ
ト優先フリツプフロツプ２３２及び２３４の論理表であ
る。

この論理表からもわかるように第１及び第２のフリツプ
フロツプ２３２及び２３４はセツト側に１０″が印加さ
れている間はそのＱ側出力は無条件にＴｔＯ″また、セ
ツト側に１１″が印加されている間はそのＱ側出力は無
条件に（ｔ１″となる。次に上記の如く構成されたエラ
ー検出方式の動作について説明する。

第２図は、標準偏差を求めるためのデータとして「１２
３−１を２回入力し、その後この「１２，３」を３回訂
正した場合のレジスタ６１１及び（ｎ）レジスタ６４の
内容を示したものである。即ち、キー入力部１の数値キ
ー１１を操作して「１２３」を入力すると、このキーの
操作に応じてコード発生部２２が対応する数値コード「
１２３」を出力するような命令が命令発生部２１から出
力し、コード発生部２２から出力した数値コード「１２
３」はゲート回路３，演算部４及びゲート回路群５を介
して演算レジスタ群６１のレジスタ６１１に順次入力す
る。この時命令発生部２１からは、コード発生部２２か
ら出力する数値コードをレジスタ６１１に入力させ、且
つ先に入力しているデータを演算部４で桁上げするよう
な命令が出力し、ゲート回路群５，７ゲート回路３及び
演算部４が夫々制御されている。そして、次に入力デー
タの入力操作が終了したことを示し、且つ標準偏差を求
めるための準備の演算、即ち各種の累計を求めるための
演算を開始させる「＝」キー１２１を操作すると、命令
発生部２１より入力データの累計を求め（ΣＸ）レジス
タ６２に記憶させ、入力データの二乗の累計を求め（２
Ｘ２）レジスタ６３に記憶させ、項目数の累計を求め（
ｎ）レジスタ６４に記憶させるような命令が出力し、演
算部４で演算が実行さへ所定のレジスタ６２〜６４に記
憶される。今は第１回目の入力なので各レジスタ６２〜
６４には夫々「１２３」［１５１２９］ 「月が記憶さ
れ、レジスタ６１１には入力データの「１２３」が記憶
される。

この時のレジスタ６１１及び６４の内容は第２図ａに示
す如くである。しかして、次に再び「−」キー１２１を
操作するとレジスタ６１１に記憶されているデータ［１
２３」が再び入力され、上記同様の動作により各レジス
タ６２〜６４に「２４６」「３０２５８」及び「２」が
記憶される。この時のレジスタ６１１と６４の内容は第
２図ｂに示す如くである。その後、例えば今人力した「
１２３」が誤まりである場合、訂正キー１３を操作して
各レジスタ６２〜６４に記憶されている内容から夫夫「
１２３」 「１５１２９」 「１」を減じる動作が行な
われ、レジスタ６１１と６４の内容は第２図ｃに示す如
くなる。この演算が終了した時点ではレジスタ６４には
まだ数値「１」が記憶されているので、数値の有無を検
出する検出回路２３１の出力ば１″となり第１のフリツ
プフロツプはセツトされそのＱ側出力ば１′２となる。
従がつてノア回路２３３の出力は１０″となりこの時点
ではエラー検出信号は出力されない。しかして、第２回
目の訂正キー１３を操作したとすると、各レジスタ６２
〜６４に記憶されている内容から更に「１２３」 「１
５１２９」 「１」を減じる動作が行なわれ、レジスタ
６１１及び６４の内容は第２図ｄに示す如くなる。この
時、レジスタ６４の内容は「ｏ」であるから検出回路２
３１ば０′゛を出力し第１のフリツプフロツプ２３２は
セツトされずＱ側出力ばＯ゛となるが、第２のフリツプ
フロツプ２３４もセツトされず、そのＱ側出力が１１″
となることによりノア回路２３３の出力はゞ゛０″とな
りエラー検出信号は出力されない。しカルて、この状態
で更に訂正キー１３を操作すると、第２のフリツプフロ
ツプ２３４がセツトされそのＱ側出力が１０２′となり
、レジスタ６４の内容が「Ｏ」であることにより第１の
フリツプフロツプ２３２はセツトされずそのＱ側出力は
１０″となる。従がつて、ノア回路２３３は１１”を出
力しエラー検出信号が命令発生部２１に印加される。命
令発生部２１はこのエラー検出信号が印加されたことに
より、キー入力部１からの信号をエラー解除キーの操作
信号のみを除いて全て受け付けない状態とすると共に、
コード発生部２２にエラーコード（「Ｅ」コード）を発
生させる命令を与える。コード発生部２２はこのことに
より「Ｅ」コードを発生し、この「Ｅ」コードはデータ
入力と同様にゲート回路３、演算部４及びゲート回路群
５を介してレジスタ６１１に記憶される。なお、この時
レジスタ６１１に以前から記憶されていた内容はクリア
される。この時のレジスタ６１１及び６４の内容は第２
図ｅに示す如くである。しかして、訂正キーが開放され
ると第２のフリツプフロツプ２３４のＱ側出力は１１″
となることによりエラー検出信号も出力しなくなる。な
お、上記実施例では項目の累計が負になるような状態を
検出するのに（ｎ）レジスタ６４の内容が［０」の状態
でさらに訂正キーが押されたことを検出しているが、こ
れは例えば実際に「ｎ一月の演算を実行させ、（ｎ）レ
ジスタの内容が「負」になつたことを検出しても良く、
また、エラー検出回路２３は上記実施例に示したフリツ
プフロツプにより構成されるものに限られることなくそ
の他種々の回路で実現し得ることは勿論である。

要するに、本発明は上記実施例に限られることなく、本
発明の要旨を逸脱しない範囲で種々変形応用が可能であ
る。以上詳細に説明した如く、本発明によるエラー検出
方式では、項目数が「０」になつた状態でさらに訂正の
操作を行つた場合（データ数が負になるような状態）そ
の時点でエラー表示を行い、その後キー人力が出来ない
状態にしたことにより、操作者に誤操作であることを即
座に知らせることが出来、誤算を確実に防止し得ると共
に、求められた標準偏差（結果）に信頼性を持たせるこ
とが出来る。

また、操作者が誤操作した時点でエラーが検出されるの
で、無駄な演算時間を費やすこともなくなる等種々の利
点を有する。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図ａは全体
回路のプロツク図、第１図ｂはエラー検出回路に用いら
れるフリツプフロツプの論理表、第２図はレジスタの内
容変化を表わす状態図である。 １・・・・・・キー入力音− ２・・・・・・制御部、
２１・・・・・・命令発生部、２２・・・・・・コード
発生音臥 ２３・・・・・・エラー検出回路、４・・・
・・・演算部、６・・・・・ルジスタ群、８・・・・・
・表示部。

Claims (1)

【特許請求の範囲】
1. １ 数値キー及びファンクションキーより成るキー入力
   部から入力されるデータに基づいて標準偏差が求められ
   る演算装置に於て、入力データを訂正する際項目数が「
   ０」となつた後更に訂正の操作が行なわれたことを検出
   する検出手段を設け、該検出手段より検出出力があつた
   時点でエラー表示を行うようにしたことを特徴とするエ
   ラー検出方式。