JPS5854420B2 - 演算式についてのエラ−検出方式 - Google Patents

Description

【発明の詳細な説明】 本発明は完全数式通りに入力された演算式をインタープ
リテイブに実行する計算機にあって、文法上の規則に合
わない演算式が入力された時にこれを検出してエラーと
する演算式のエラー検出に関するものである。

特に本発明は演算式中のオペランドと２項演算子によっ
て２状態間つまり演算の初期状態となりうる第１の状態
と演算の終了状態となりつる第２の状態間を遷移させ、
前記オペランド及び２項演算子に応答した状態遷移が不
能時にエラー出力を導出させて演算式のエラーを検出す
るものでありこのエラー検出方式では状態遷移が２状態
であるのでこの遷移状態記憶としてフリップフロップ１
個で簡単に構成でき、この検出構成が簡単な手段で遠戚
できるという特徴がある。

次に本発明について具体的に説明するが、その前演算式
の概要について述べる。

一般に式の要素としては次のような五のがある。

（１）オペランド ０変数・・・・・・Ａ、Ｂ、Ｃ，Ｘｏ・・・・・・等（
これは変数の収納されているレジスタを示し、英字のキ
ー囚、（８）・・・・・・を示す。

）０定数・・・・・・π、固定小数点或は浮動小数点方
式で表わされる数 （２）オペレータ ０１項演算子（オペランドを１つしかとらないもの） 例： ＳＩＮ、ａｒｃ ｓｉｎ、Ｌｏｇ 、ＥＸＰ＝等
０２項演算子（オペランドを２つとるもの）例：＋、−
９×、／、〉・・・・・・等 （但し／”は÷の意味である） （３）”（”及び”）”・・・・・・式中の括弧そして
演算式の完結は式の要素以外のキー例えば日キー（イコ
ールキーで演算スタート指示）、同キー（式の区切りを
示すもの）等の入力によって指示される。

上記の様な式の要素で構成される演算式にあって文法上
の規則に合わないものをエラーとする。

１）式として文法上の規則に合うものは次のようなもの
がある。

２＋３ 、（Ａ＋Ｂ）×２ 、Ａ＞Ｂ＋ １ （論理演
算でＡがＢ＋１より犬の時′ｂ 時”Ｏ″）・・・等。

２）式として文法上の規則に合わずエラーとするものに
は次のようなものがある。

■ オペランドが連続する時 例： ２Ａ＋ ｌｈ ◎ 演算子の前にオペランド或は”）”以外がきている
時、 例：３Ｘ（／Ａ）ｈ Ｏ′（”と″）”の１対１で対応がない時例： （２＋
３ ） ）ＸＢＩ＞ ■ オペランド又は′）”で式が終っていない時 例：５十Ｎ （尚、上記例でｈは式の区切りを示す。

）上述した様な演算式が文法上の規則に合わないものを
検出してエラー出力を導出させる本発明のエラー検出方
式としては２状態間の遷移により行うものであり、第１
図にその状態遷移図を示している。

この状態Ａは式が始まる位置つまり演算の初期となりう
る状態であり、この人１ は１項演算子（ｓｉｎ、ｃｏ
ｓ、一等）のループまたＡ２は前の括弧″（”のループ
である。

状態Ｂは式が完結する位置つまり演算の終了状態となり
うる状態であり、オペランドに応答して状態Ａから状態
Ｂに遷移する（Ａ３のライン）。

前記状態Ｂにおいて、このＢ１は後ろ括弧６（”のルー
プであり、また２項演算子に応答して状態Ｂから状態Ａ
へ遷移する（ Ｂ２ライン）。

この様な遷移状態において例えば（ｓｉｎ Ｘ＋ＣＱＳ
Ｙ ）×２の演算式の場合は次の様に遷移する。

初期状態ＡよりＡ２ループ→Ａ１ループ→Ａ３ラインか
ら状態Ｂ−＋Ｂ２ラインから状態Ａ−＞Ａ１ループ→Ａ
３ラインから状態Ｂ−）Ｂ１ループ→Ｂ２ ラインから
状態Ａ−）Ａ３ ラインから状態Ｂとなり、状態Ｂで式
が終了するため正常な演算式と判断する。

また、演算式の列としてｓｉｎ＋の場合は次の様に遷移
する。

初期状態ＡまりＡ０ループその後、”十″は２項演算子
で該状態Ａより進むところがなく状態Ａを維持し、この
ためこの演算式をエラーと判断する。

上記した遷移状態を実行する回路構成を第２図に示し、
以下該図について述べる。

１はキー人力される演算式の演算要素を導入して演算要
素に応じた出力信号■〜■を出力する比較回路であり、
オペランドが入力されると■と■を、１項演算子が入力
されると■を、２項演算子が入力されると■と■を、括
弧″（”が入力されると■と■、括弧″″）”が入力さ
れると■と■及び式の要素以外の入力があると■を′夫
々出力するものである。

２は遷移状態を記憶するＴ形フリップフロップであり、
演算の初期にはリセット信号がラインＡより入力されて
このリセット状態が第１図の遷移状態図における状態穴
となりまたラインＢからの信号により該フリップフロッ
プ２が動作されてセット状態になると第１図の遷移状態
図における状態Ｂとなる。

３は複数のゲート回路で構成された状態遷移を行わせる
と共にエラーの判定を行う判定回路であり、フリップフ
ロップ２のリセット出力が該回路のアンドゲートＧ１と
Ｇ２へ夫々入力されまたセット出力がアンドゲートＧ３
とＧ４へ夫々入力されている。

そして、比較回路１からの出力のうち、■信号がアンド
ゲートＧ１へ、■信号がアンドゲートＧ２へ、■信号が
アンドゲートＧ３へ、■信号がアンドケートＧ４へ夫々
入力されまた■信号をインバータ■１を介して各アンド
ゲート０１〜Ｇ４へ入力している。

アンドゲート０１〜Ｇ４のうち、Ｇ１と０３からの出力
”１”が上記したラインＢからフリップフロップ２を動
作させて状態遷移を行わせまたＧ２と０４からの出力°
１”がラインＣをしてエラー表示回路４へ入力され、エ
ラー表示を行わせる。

５は演算式の終了時に遷移状態が状態Ａか状態Ｂかを検
出してエラー表示か結果表示かを判断する判断回路であ
ってゲーｔ’Ｇ５＋Ｇｏで構成され、フリップフロップ
２のリセット出力が０５へまたセット出力が０６へ入力
されていると共に■信号がＧ５．Ｇ６へ夫々入力されて
いる。

このゲートＧ５は■信号が′１″となる演算式の終了時
に遷移状態が状態Ａ（フリップフロップ２のリセット状
態）の時に導通してエラー表示回路４へ出力信号″′１
”を導出し、エラー表示を行わせる。

また、ゲートＧ６は■信号が′１”となる演算式の終了
時に遷移状態が状態Ｂ（フリップフロップ２のセット状
態）の時に導通して演算結果を表示させるところの回路
６へ出力信号”１′”を導出し、結果表示を行わせる。

７は演算要素の括弧”（″の入力毎にカウントアツプし
また括弧″′）”の入力毎にカウントダウンするアップ
ダウンカウンタであり、■信号の入力でカウントアツプ
制御回路８が動作してカウンタ７の内容をプラス１させ
またの信号の入力でカウントダウン制御回路９が動作し
てケウンタ７の内容をマイナス１させる。

□前記カウンタ７からは負検出回路１０と零検出回路１
１へ出力される。

この負検出回路１０はカウンタ７の内容が負状態になる
と６１”出力してエラー表示回路４を動作させる。

他方、零検出回路１１はカウンタ７の内容が零状態であ
る時に”１”出力してインバータエ２を介してアンドゲ
ートＧ７へ導入する。

このアンドゲートＧ７は■信号が入力され、■信号が”
１”となる演算式の終了時に零検出回路１１が零状態を
検出しないと導通して′１”出力がエラー表示回路４へ
送られ、エラー表示を行わせる。

この回路構成の動作を演算式の例と共に説明する。

今、演算式として２＋（／３）の場合について示す。

演算の最初にあってはリセット信号によりフリップフロ
ップ２及びカウンタ７がリセット状態となっている。

このため、フリップフロップ２は状態Ａとなっている。

そして、２が入力されるとオペランドであるため比較回
路１から■と■信号が夫々出力される。

この時、フリップフロップ２がリセット状態にあること
と■信号が”０”であるためにインバータ１１を介する
ラインが１１”であることから、アンドゲートＧ１のみ
導通し、このゲート出力”１”がラインＢをしてフリッ
プフロップ２を動作させつまり状態遷移を行わせる。

したがい、フリップフロップ２はセット状態になり状態
Ｂであることを記憶している。

次に６＋”が入力されると２項演算子であるため比較回
路１から■と■信号が夫々出力される。

この時、フリップフロップ２がセット状態にあることと
インバータ■１を介するラインが′１”であることから
アンドゲートＧ３のみ導通し、このゲート出力６１”が
ラインＢをしてフリップフロップ２を動作させつまり状
態遷移を行わせる。

したがい、フリップフロップ２はリセット状態になって
状態Ａであることを記憶している。

その後、”（”が入力されると比較回路１から■と■信
号が出力される。

この時フリップフロップ２がリセット状態にあるために
アントゲニドＧ４は導通せず、■信号によってカウンタ
７が′１”だけカウントアツプされる。

そして次に″／”が入力されると２項演算子であるので
比較回路１から■と■信号が出力される。

この時、フリップフロップ２はリセット状態にあること
と、インバータ■□を介するラインが″１”であること
からアンドゲートＧ２が導通し該ゲート出力”１”がエ
ラー表示回路４へ送られ該回路４でエラー表示が行われ
る。

これは第１図で明らかな様に状態Ａにあって２項演算子
”／”が入力されると状態遷移をすることができないた
めであり、つまり式が文法上の規則に合っていないこと
を検出することになる。

他方、判定回路５は演算式の終了時に比較回路１から出
力される■信号に応答してフリップフロップ２が状態Ｂ
にあるか否かを検出し、状態Ｂっまりフリップフロップ
２がセット状態にあると結果表示を行わせる。

もし、状態Ａつまりフリップフロップ２がリセット状態
にあるとエラー表示を行わせるものである。

また、負検出回路１０及び零検出回路１１は状態遷移に
関係のないところの括弧つまり”（”と”）”が１対ｌ
で対応しているかを検出し、この対応関係がないとエラ
ー表示を行わせるものである。

この様に本発明の演算式についてのエラー検出にあって
は演算式中のオペランドと２項演算子によって状態Ａと
状態Ｂ間を遷移させ、前記オペランド及び２項演算子に
応答した状態遷移が不能時にエラー出力を導出させて演
算式のエラーを検出するものであり、この検出において
の状態遷移が２状態であるので遷移状態記憶として１個
のフリッププロップで簡単に構成でき、演算式のエラー
検出を簡単な構成手段で達成できる特徴がある。

【図面の簡単な説明】

第１図は本発明方式に関する状態遷移図、第２図は第１
図の状態遷移を実行しエラー検出を行う回路構成図であ
る。 １：比較回路、２：フリップフロップ、３：判定回路、
４：エラー表示回路、５：判断回路、６二結果表示回路
、７ニカウンタ、１０：負検出回路、１１：零検出回路
。

Claims (1)

【特許請求の範囲】
1. １ 数式通りに入力された演算式をインタープリテイブ
   に実行する計算機にあって、文法上の規則に合わない演
   算式をエラーとして検出するため演算の初期状態となり
   うる第１の状態と演算の終了状態となりうる第２の状態
   を記憶する記憶手段と、入力される演算式中のオペラン
   ドに応答して記憶手段の記憶状態を第１の状態から第２
   の状態へ遷移させると共にまた２項演算子に応答して記
   憶手段の記憶状態を第２の状態から第１の状態へ遷移さ
   せる回路手段を備え、該回路手段が前記オペランド及び
   ２項演算子に応答した状態遷移が不能時にエラー出力を
   導出させるようにしたことを特徴とする演算式について
   のエラー検出方式。