JPS593362A - 入力信号周期の逆数値発生回路 - Google Patents

入力信号周期の逆数値発生回路

Info

Publication number
JPS593362A
JPS593362A JP11321182A JP11321182A JPS593362A JP S593362 A JPS593362 A JP S593362A JP 11321182 A JP11321182 A JP 11321182A JP 11321182 A JP11321182 A JP 11321182A JP S593362 A JPS593362 A JP S593362A
Authority
JP
Japan
Prior art keywords
circuit
period
counter
input signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11321182A
Other languages
English (en)
Inventor
Satoshi Baba
敏 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP11321182A priority Critical patent/JPS593362A/ja
Publication of JPS593362A publication Critical patent/JPS593362A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入力信号の周期を測定する周期測定回路に関し
,特に入力信号の周期をその逆数値として発生する入力
信号周期の逆数値発生回路に関するものである。
近年、電子技術の急速な発達に伴なって、各種装置がデ
イジタル制御化されつつある。例えば自動車に於いては
、各種物理量を検出する各種センナの出力信号をマイク
ロコンピュータを用いて演算処理し、この演算結果を用
いてエンジンを常に最適運転状態に制御している。この
場合、各種物理量を検出するセンサの出力信号はアナロ
グ値であるために、これをデイジタル系の制御回路に入
力するためにはデイジタル信号に変換して供給する必要
がある。例えば,回転体の回転速度情報を入力する場合
に於いては,入力信号の周期を測定し,この測定値の逆
数を求める割算を行なってデイジタル値の速度信号を得
ている。
しかし7!i:がら、上記構成に於いては,入力信号周
期の逆数値を得るのに割算処理を行なう必要があル、こ
れに伴なって処理時間が長くなるとともに、回路構成が
複雑になる問題を有している。
従って、本発明による目的は,簡単な構成であシながら
、入力信号周期の逆数値を迅速にかつ割算処理を行なわ
ずに求めることが出来る入力信号周期の逆数発生回路を
提供することである。以下、図面を用いて本発明による
入力信号周期の逆数値発生回路を詳細に説明する。
第1図は本発明による入力信号周期の逆数発生回路の一
笑施例を示す同路図である。同図に於いて1は周期1!
と1,のクロツクノ々ルスOP.,OF.を発生するク
ロツクパルス発生同路であって、周期t1,t2はtl
>t.に設定されている。2は入力端INに供給される
入力信号人を矩形波に整形するAルス整形回路、3は波
形整形回路2から発生される出力信号の立ち上ジによっ
てトリガされる第1ワンショットマルチパイプレータ回
路であって、パルス@taの出力を発生する。
4は前記第1ワンショットマルチパイプレータ回路3か
ら発生される出力信号の前縁に於いてトリガされること
によク、幅の狭いパルスを発生する第2モノマルチパイ
ブレータ回路、5は第2モノマルチパイプレータ回路4
から発生される呂力信号の彼縁に於いてトリガされるこ
とによフ幅の狭いパルスを発生する第3モノマルチパイ
ブレータ回路,6は第3モノマルチパイプレーク回路5
の田力によってリセツ1・されてクロツクノξルスOF
.を計数する縞1カウンタ、7は第2モノマルチパイプ
レータ回路4の出力発生時に第1カウンク6の計数値を
ラソチする第1ラッチ回路、8は第1ラッチ回路7の出
力値によって分局値nが股定されるプログラマブル分周
回路であって、クロツクパルスOPxkこの分周値nに
よって分周して出力する。9は第1モノマルチパイブレ
ーク回路3の出力発生期間に於いてのみプログラマプル
分周回路8の出力信号をカウントする第2カウンタ、I
Gは第1モノマルチノ々イブレータ回路3がら発生され
る出力信号の後緑に於いてトリガされて比較的幅(7)
狭イAルスを発生する第4モノマルチパイプレ−タ回j
J11は第4モノマルチパイフL/一夕回路lOの出力
発生時に於ける第2カウンタ9の計数値をラッチして出
方する、第2ラッチ回路である。
この様に構成された回路に於いて,入方端INに回転信
号等の周期情報全有する入方信号Aが供給されると,こ
の入方信号Aは鼓形整形N路2に於いて整形されて第2
図(一に示す矩形波の出力信号Bが発生される。出方信
号Bが発生されると、その前線に於いて第1モノマルチ
パイプレータ回路3がトリガされて第2図(C)に示す
パルス幅T4(一定)の出方信号Cが発生されも出力信
号Cが発生されると、その前線に於いて第2モノマルチ
パイブレータ回jli!4がトリガされて第2図(d)
に示す出力信号Dを発生し,この出力信号Dの後緑に於
いて第3モノマルチノ々イブレータ回路5がトリガされ
て第2図(e)に示す出力信号Eが発生される。出力信
号Eが発生されると、第1カウンタ6はその計数値がリ
セットされた後に.クロックノぞルス発生回路1から供
給される周期t!のクロックノぞルスOPIi順次計数
する。そして、入力信号人の周期T後に波形整形回路2
の出力信号Bが再び立ち上ると、上述した場合と同様に
第1モノマルチノ々イブレータ(ロ)路2がトリガされ
て幅T4のパルス出方Cを発生する。出力信号Cが発生
されると、その前縁に於いて第2モノマルチノ々イプレ
ータ回路4がトリカされて出力信号Dを発生する。この
出力信号Dは、第2ラッチ回路7にラッチパルスとして
供給されるために,この第2ラッチ回路7は出力信号D
の発生時に於ける第1カウンタ6の計数値nfランチし
てプログラマブル分周回路8に供給する。また、第1ラ
ッチ回路7のランチが完了すると.つま力出力信号Dの
後縁に於いてトリガされる第3モノマルチバイブレータ
回路5から出力信号Eが発住されると、第1カウンタ6
はリセットされて再びクロツクパルスOF.の計数を開
始する。
一方、プログラマブル分周回路8は、入力信号人の1周
期間(T)に於けるクロックパルスOP1の数を計数し
た第1カウンタ6の計数値nをラッチしている第1ラッ
チ回路7の出力信号nによって分周値が設定されてお勺
、これに伴なってク四ツクパルスOF!’cn分周して
クロツクパルスOP3として第2カウンタ9に供給して
いる。ここで、第2カウンタ9は第1モノマルチパイプ
レータ回路3の出力信号Cをゲート信号としているため
に、この出力信号eの発生期間に於いてのみ第2図(f
)に示す様にクロツクパルスOF.i計数し,その計数
値Nを第2ラッチ回路11に供給する。そして,第1モ
ノマルチパイプレータ回路3の出力信号Cが立ち下ると
,第4モノマルチパイブレータ回路10がトリガされて
第2図@K示す出力信号Fが発生されム出力信号Fが発
生されると,第2カウンタ9の計数値Nが2ツチされて
入力信号Aの周期Tの逆数値に対応した値として出力さ
れる。
ここで、クロツクパルスOPIは第1カウンタ6の計数
値nによってクロツクノぐルスop22分周したもので
あるために,クロツクパルスOP2,f鵞 OF.の周波数をf2,f3とすると,f3=一として
n 表わされる。従って、クロツクパルスCP3の周期t3
は@t3=n’t2となる。そして、第2カウンタ9は
第1ワンショットマルチノ々イブレータ回路3の出力発
生期間t4に於いてのみクロツク/eルスcpsk計数
するものであるために、その計数値Nは となる。また、第1カウンタ6の計数値nは,入力信号
Aの周期Tの期間に発生されるクロツクパルスOP1(
周期t1)の数であるために、周期Tは T=n−tl・・・・・・(2) として表わされる。
従って、上記(IJ,<2)式よク、第2カウンタ9の
計数値Nは次式に示す様になる。
ここで,t1,t,,t4は定数であるために、として
表わされることになク、これに伴なって第2ラッチ回路
11の出力値Nは入力信号Aの周期Tの逆数に比例する
ことになる。
ここで,変換時間は第1ワンショットマルチノ々イブレ
ータ回路3から発生される出力信号Cのノぞルス幅t4
によって決まるために極めて短いものとすることが出来
る。
以上説明した様に,本発明によれば極めて簡単な構成で
あシながら、割算回路を用いることなくして入力信号の
周期Tの逆数値を迅速にかつ確実K発生することが出来
る優れた効果を有する。
【図面の簡単な説明】
第1図は本発明による入力信号周期の逆数値発生回路の
一実施例を示す回路図、第2図(a)〜ωはMl図に示
す回路の各S動作波形図である。 1・・・クロツクパルス発生回路%2・・・波形整形回
M.3,4,5.10・・・第1〜第4モノマルチパイ
ブレータ回路,6,9・・・第1,第2カウンタ.7.
11・・・第1,第27′ツチ回路、8・・・ツ四グラ
マブル分周回路。 −312−

Claims (1)

    【特許請求の範囲】
  1. 炙り入力信号の前緑に於いてトリガされて一定幅ノハル
    スを発生するモノマルチパイブレー夕回路と、前記入力
    信号の各周期間に於ける第1クロツクパルスの数を計数
    する第1カランタと,この第1カウンタの計数終了時に
    於ける計数値をラッチして出力する第1ラッチ回路と,
    この第1ラッチ回路のラッチ出力によって分周値が設定
    されて第1クロックパルスよルも周期が短い第2クロツ
    クノぞルスを分周することによシ第3クロツクパルスと
    して出力するゾログ2マプル分周回路と、前記ワンショ
    ットマルチパイプレータの出力発生期間に於ける前記第
    3クロツクパルスの数を計数する第2カウンタと、この
    第2カウンタの計数終了値全ラッチすることによル入力
    信号周期の逆数値として出力する第2ラッチ回路と全備
    えたことを特徴とする入力信号周期の逆数値発生回路。
JP11321182A 1982-06-30 1982-06-30 入力信号周期の逆数値発生回路 Pending JPS593362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11321182A JPS593362A (ja) 1982-06-30 1982-06-30 入力信号周期の逆数値発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11321182A JPS593362A (ja) 1982-06-30 1982-06-30 入力信号周期の逆数値発生回路

Publications (1)

Publication Number Publication Date
JPS593362A true JPS593362A (ja) 1984-01-10

Family

ID=14606373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11321182A Pending JPS593362A (ja) 1982-06-30 1982-06-30 入力信号周期の逆数値発生回路

Country Status (1)

Country Link
JP (1) JPS593362A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347619A (ja) * 1986-08-15 1988-02-29 Shimadzu Corp 電子天びん

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347619A (ja) * 1986-08-15 1988-02-29 Shimadzu Corp 電子天びん

Similar Documents

Publication Publication Date Title
JPS59229634A (ja) プログラム可能タイミングシステム
US3909714A (en) Frequency measuring circuit
US4985640A (en) Apparatus for generating computer clock pulses
JPS593362A (ja) 入力信号周期の逆数値発生回路
JPS5811340U (ja) 任意周波数発生装置
Prokin Dynamic response of a frequency measuring system
JP2661048B2 (ja) 速度検出装置
JPS55417A (en) Frequency comparator circuit
JPS593363A (ja) 入力信号周期の逆数値発生回路
JPS62280656A (ja) パルス発生器
SU784000A1 (ru) Делитель частоты с установкой начального состо ни
KR890000088B1 (ko) 펄스 정밀 지연회로
JP3037218B2 (ja) 波形整形回路
JPS5614960A (en) Duty ratio calculator
JPS6347083Y2 (ja)
SU1238194A1 (ru) Умножитель частоты
JPS57175260A (en) Detector of revolving direction
SU705686A1 (ru) Пересчетное устройство
SU726486A1 (ru) Масштабируемый низкочастотный цифровой частотомер
JPS59141072A (ja) 周波数測定回路
JPS5655868A (en) Frequency transducer
JPS59154818A (ja) パルス周期チエツク回路
Anepir et al. Infralow-frequency digital phase meter[Abstract Only]
JPS5814626A (ja) マイクロプロセッサ
JPS6053852A (ja) 速度検出装置