JPS5933690A - 磁気バブルメモリ素子 - Google Patents
磁気バブルメモリ素子Info
- Publication number
- JPS5933690A JPS5933690A JP57140943A JP14094382A JPS5933690A JP S5933690 A JPS5933690 A JP S5933690A JP 57140943 A JP57140943 A JP 57140943A JP 14094382 A JP14094382 A JP 14094382A JP S5933690 A JPS5933690 A JP S5933690A
- Authority
- JP
- Japan
- Prior art keywords
- loops
- loop
- magnetic bubble
- block
- boot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（］）発明の技術分野
本発明は電子引Ｗ装置の端末枦・等の記憶装済として用
いられる磁気バブルメモリ素子に関するものである。
いられる磁気バブルメモリ素子に関するものである。
（２）技術の背景
磁気バブルを利用して情件の蓄積、論理演算等を行なう
化２気バブル利用装置ｕ１不揮発性、高記憶密度及び低
消費重力、小型Ｉｆ部であり、さらには櫓、械的要素を
全く含ま々い固体素子であることから高い信頼性を有す
るなどの特徴をもっているため、大容量メモリとしての
将来が期待さねている。
化２気バブル利用装置ｕ１不揮発性、高記憶密度及び低
消費重力、小型Ｉｆ部であり、さらには櫓、械的要素を
全く含ま々い固体素子であることから高い信頼性を有す
るなどの特徴をもっているため、大容量メモリとしての
将来が期待さねている。
とのＶシバプノｔ・メモリ装置に用いられるメモリ零子
超、例えばガドリニウム・ガリウム・ガーネット単結晶
基析の上に液相エピタキシャル成琵法により磁性ガーネ
ットの薄膜を形ｒＪνし、その上にパーマロイＦ、？・
膜によりティーバー又はハーフディスク等のパターンを
行列させたバブル伝播路を形成しておき、バブルのある
ところを ”１”、力いところを “０“とじて情報を
記録するようにガっている１またこの伝播路の構成にけ
シリアルルーフ方式とメジア−マイナ一方式とがある。
超、例えばガドリニウム・ガリウム・ガーネット単結晶
基析の上に液相エピタキシャル成琵法により磁性ガーネ
ットの薄膜を形ｒＪνし、その上にパーマロイＦ、？・
膜によりティーバー又はハーフディスク等のパターンを
行列させたバブル伝播路を形成しておき、バブルのある
ところを ”１”、力いところを “０“とじて情報を
記録するようにガっている１またこの伝播路の構成にけ
シリアルルーフ方式とメジア−マイナ一方式とがある。
（３）従来技術と問題点
第１図はメジャーマイナ一方式の１例を示またもので、
バブル発生器１を有する巷き込み用メジャーライン２と
、このメジャーライン２にクワラフゲートによ＋）で接
続されたマイナーループ３−１〜３−ｎ Ｈひブートル
ープ４と、このマイナーノ［−ブ〃びブートノＬ−ブか
らトランスファゲートによって接続゛された読み出し用
メジャーライン５と、その一端に設けられたバブル検出
器６拳により構成されている。々おブートループ４は基
板結晶の欠陥とか、伝播路の欠陥によりマイナーループ
３−１〜３−０の中に不良７ｔ−フが生じたとき、その
不良ループ情報を格納しておき、書き込み、読み出し時
にこの不良／ｌ−フを使用しかいようにするためのもの
でま）る。
バブル発生器１を有する巷き込み用メジャーライン２と
、このメジャーライン２にクワラフゲートによ＋）で接
続されたマイナーループ３−１〜３−ｎ Ｈひブートル
ープ４と、このマイナーノ［−ブ〃びブートノＬ−ブか
らトランスファゲートによって接続゛された読み出し用
メジャーライン５と、その一端に設けられたバブル検出
器６拳により構成されている。々おブートループ４は基
板結晶の欠陥とか、伝播路の欠陥によりマイナーループ
３−１〜３−０の中に不良７ｔ−フが生じたとき、その
不良ループ情報を格納しておき、書き込み、読み出し時
にこの不良／ｌ−フを使用しかいようにするためのもの
でま）る。
このようなメジャーマイナ一方式のメモリ素子において
は、最近の記憶容重のＪ〜り加平求Ｋ（ヒなって卯２図
の如く同一チップ士に複委ν（１，、’のメジャーマイ
ナー構成のブロックＡ−’Ｄが形成さｈるようになって
来ている。このようにブロック数が多くなるとブートル
ープ４が不良と力る確率も増加し７て来る。ところが従
来のメモリ素子（ｌ」、このブートループが各ブロック
に１個ずつであったため、ブートループに不良が出ると
、そのフロックのみならずチッソ全体が不良となり、チ
ップの歩留り率が低下するという欠点があっ六。
は、最近の記憶容重のＪ〜り加平求Ｋ（ヒなって卯２図
の如く同一チップ士に複委ν（１，、’のメジャーマイ
ナー構成のブロックＡ−’Ｄが形成さｈるようになって
来ている。このようにブロック数が多くなるとブートル
ープ４が不良と力る確率も増加し７て来る。ところが従
来のメモリ素子（ｌ」、このブートループが各ブロック
に１個ずつであったため、ブートループに不良が出ると
、そのフロックのみならずチッソ全体が不良となり、チ
ップの歩留り率が低下するという欠点があっ六。
（４）発明の目的
本発明は上記従来の欠点に鑑み、同一チッソ上に複数の
メジャーマイナー構成のブロックを有し７、その製造の
際の歩留υ率を同士するようにした磁気バブルメモリ素
子を提供することを「目的とするものである。
メジャーマイナー構成のブロックを有し７、その製造の
際の歩留υ率を同士するようにした磁気バブルメモリ素
子を提供することを「目的とするものである。
（５）発明の構成
イしてこの目的は本発明によりは、同一チップ上にメジ
ャーマイナー構成のブロックを枚数ブロック備えた砒ケ
バプルメモリ素子において、各ブロックはそわそれ複数
個のブートループを具備していることを特命とする磁気
バブルメモリ素子を祈供することによって達成される。
ャーマイナー構成のブロックを枚数ブロック備えた砒ケ
バプルメモリ素子において、各ブロックはそわそれ複数
個のブートループを具備していることを特命とする磁気
バブルメモリ素子を祈供することによって達成される。
（６）発明の実施例
以１本発明実ＭＩＩ例を図面によって詳述する。
第３シ１は本発明による磁気バブルメモリ素子の構成を
示す図である。、同図において８超バブル発生器７を有
する書き込み用メジャーライン、９−１〜９−ｎ はマ
イナーループ、ｌｏ−１〜１０４ けフートループ、
ｌｌｉ’検出器１２を有する舒み出し用メジャーライン
をそれぞれ示している。そ［７てマイナーループ９−１
〜９．ｉｄスワップゲート］３を介して書き込み用メジ
ャーライン８ Ｋ 接＋Ｈされ、且つレプリケータ１４
を介してＶ「み出し用メジャーライン１１に接た・＾・
している またブートループ１０−１〜１０−４ はブ
ートスワップケート１５を介して若き込み用メジャーラ
イン８に接続され、−目つフ゛−トレブリケータ１６を
介して散み出し用メジャーラインＩＩに接Ｌ・トシてい
る。６本実施例はこのように構成：されたブロックを蝮
ｐ個有している一寸六本実施例の特徴は名ブロック、ブ
ロックｊ〜ブロック４にそれぞれ初数個（図では４個）
のブートループ１０−１〜１０−４を設けたことである
。
示す図である。、同図において８超バブル発生器７を有
する書き込み用メジャーライン、９−１〜９−ｎ はマ
イナーループ、ｌｏ−１〜１０４ けフートループ、
ｌｌｉ’検出器１２を有する舒み出し用メジャーライン
をそれぞれ示している。そ［７てマイナーループ９−１
〜９．ｉｄスワップゲート］３を介して書き込み用メジ
ャーライン８ Ｋ 接＋Ｈされ、且つレプリケータ１４
を介してＶ「み出し用メジャーライン１１に接た・＾・
している またブートループ１０−１〜１０−４ はブ
ートスワップケート１５を介して若き込み用メジャーラ
イン８に接続され、−目つフ゛−トレブリケータ１６を
介して散み出し用メジャーラインＩＩに接Ｌ・トシてい
る。６本実施例はこのように構成：されたブロックを蝮
ｐ個有している一寸六本実施例の特徴は名ブロック、ブ
ロックｊ〜ブロック４にそれぞれ初数個（図では４個）
のブートループ１０−１〜１０−４を設けたことである
。
このように棺、ｌｘ−された本実施例は次の如くにして
用いらｉする。い１例えは第３図の如くブートループの
不良（×印を伺して示す）がフロックｊは４′＄目（Ｊ
Ｏ−＜）、フ゛ロック２け１番目、ブロック４は２番目
にそれそわあるものとする この場合４ブロツクを通し
て良ループなのは３番目のループであり、このブートル
ープに不良ルーブデータをそわぞれ格納しておく。なお
ブートループプが良ループであるか不良ループであるか
は予め夕１部のＲＯＭＫ議いておくか、もしくけブロッ
ク１の１番目のループにそのデータを■：いておけによ
い。
用いらｉする。い１例えは第３図の如くブートループの
不良（×印を伺して示す）がフロックｊは４′＄目（Ｊ
Ｏ−＜）、フ゛ロック２け１番目、ブロック４は２番目
にそれそわあるものとする この場合４ブロツクを通し
て良ループなのは３番目のループであり、このブートル
ープに不良ルーブデータをそわぞれ格納しておく。なお
ブートループプが良ループであるか不良ループであるか
は予め夕１部のＲＯＭＫ議いておくか、もしくけブロッ
ク１の１番目のループにそのデータを■：いておけによ
い。
このように本実施例はブートループにも冗長性があるの
でバブルメモリを製作する場合に従来に比し歩留り率が
向上する。
でバブルメモリを製作する場合に従来に比し歩留り率が
向上する。
第４図は本発明のバブルメモリ素子の他の実施例を示う
図である。同図は１ブロツクのみを示した図であり、回
申、第３図と同−剖１分は同一ね号を付して示した。本
実施例が前実施例と異なるところは、点線で囲ったＡ部
分である。即ち各ブートループ１０−１〜１０−４から
検出器】２までの読み出しライン１１の長さを同一にし
たことである。
図である。同図は１ブロツクのみを示した図であり、回
申、第３図と同−剖１分は同一ね号を付して示した。本
実施例が前実施例と異なるところは、点線で囲ったＡ部
分である。即ち各ブートループ１０−１〜１０−４から
検出器】２までの読み出しライン１１の長さを同一にし
たことである。
このように構成することにより、何れのブートループか
らも検出器】２までの距離が等しくなるため、前実施例
の如く各ブロックで同一番目のブートループを使用する
必要はなく、良ループであれば何１１のブートループを
使用しても良い１、従って前実施例よシも更に冗長性が
大となシ歩留り率は向上する。
らも検出器】２までの距離が等しくなるため、前実施例
の如く各ブロックで同一番目のブートループを使用する
必要はなく、良ループであれば何１１のブートループを
使用しても良い１、従って前実施例よシも更に冗長性が
大となシ歩留り率は向上する。
（７）発明の効果
以上、詳細に貌甲しまたように、本発り１の磁勿バブル
メモリ素子は、メジャーマイナー構Ｒの複ｔ＜１ブロツ
クに対し、各フロックにそれぞれ複数個のブートルーフ
を設けることにまり、製造時の歩留り率向上を可能とし
た効用・大たるものである。
メモリ素子は、メジャーマイナー構Ｒの複ｔ＜１ブロツ
クに対し、各フロックにそれぞれ複数個のブートルーフ
を設けることにまり、製造時の歩留り率向上を可能とし
た効用・大たるものである。
第１図及び第２Ｍは桜来のメジャーマイナー構成の磁気
バブルメモリ素子の朴１成を示す図、第３図は本発明に
よる磁気バブルメモリ蒙子の構成を示す図、第４図は他
の実施例の構成を示す図である。 図面において、７はバブル発生器、８は書き込み用メジ
ャーライン、９−１〜’ＬｎＮマイナーループ、１０−
】〜１０−４はフートル−プ、１１は読み出しライン、
１２は検出器、１３けスワップゲート、１４はレフリケ
ータ、１５はブートスワップゲート、１６はプートレプ
リケータをそれぞれ示す。 第１ 図 第２図 Ａ Ｉ＝ｌ
ｔ−ＵＩＪＰＪＢ図 １５ １５ １３８ ７ １３
バブルメモリ素子の朴１成を示す図、第３図は本発明に
よる磁気バブルメモリ蒙子の構成を示す図、第４図は他
の実施例の構成を示す図である。 図面において、７はバブル発生器、８は書き込み用メジ
ャーライン、９−１〜’ＬｎＮマイナーループ、１０−
】〜１０−４はフートル−プ、１１は読み出しライン、
１２は検出器、１３けスワップゲート、１４はレフリケ
ータ、１５はブートスワップゲート、１６はプートレプ
リケータをそれぞれ示す。 第１ 図 第２図 Ａ Ｉ＝ｌ
ｔ−ＵＩＪＰＪＢ図 １５ １５ １３８ ７ １３
Claims (1)
- １、 同一グ・ツブ上にメジャーマイナー構成のブロッ
クを複数プロックイｍ２えた磁気バブルメモリ素子にお
いて、名フロックし１−１第１イわ忰羨シ偕のブトルー
プを具仙１７ていることを植機とするθ？磁気バブルメ
モリ素子
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140943A JPS5933690A (ja) | 1982-08-16 | 1982-08-16 | 磁気バブルメモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140943A JPS5933690A (ja) | 1982-08-16 | 1982-08-16 | 磁気バブルメモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933690A true JPS5933690A (ja) | 1984-02-23 |
Family
ID=15280417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57140943A Pending JPS5933690A (ja) | 1982-08-16 | 1982-08-16 | 磁気バブルメモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933690A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719174B2 (en) | 2004-06-24 | 2010-05-18 | Shinko Electric Industries Co., Ltd. | Surface mounting discharge tube has soldering tapers formed at peripheral edges of electrode side surfaces that seal and project outwardly from opposite ends of cylindrical ceramic envelope |
-
1982
- 1982-08-16 JP JP57140943A patent/JPS5933690A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719174B2 (en) | 2004-06-24 | 2010-05-18 | Shinko Electric Industries Co., Ltd. | Surface mounting discharge tube has soldering tapers formed at peripheral edges of electrode side surfaces that seal and project outwardly from opposite ends of cylindrical ceramic envelope |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3983547A (en) | Three-dimensional bubble device | |
| US3909810A (en) | Bubble memory minor loop redundancy scheme | |
| US20210118487A1 (en) | Flash memory device and computing device including flash memory cells | |
| KR100912436B1 (ko) | 데이터 저장장치 | |
| JPS5911985B2 (ja) | バブル磁区交換回路 | |
| EP0011717B1 (en) | A magnetic bubble domain memory system | |
| JPS6059669B2 (ja) | 高密度バブルメモリ素子 | |
| US5197025A (en) | Crosstie random access memory element and a process for the fabrication thereof | |
| CN114335329B (zh) | 一种具有高抗磁场干扰能力的磁性随机存储器 | |
| US4962477A (en) | Enhanced crossite random access memory element and a process for the fabrication thereof | |
| US4096580A (en) | Multiple redundancy loop bubble domain memory | |
| JPS6228512B2 (ja) | ||
| JPS592994B2 (ja) | 磁気バブルメモリ素子 | |
| JPH0213392B2 (ja) | ||
| JPS6061979A (ja) | 磁気バブルメモリ素子 | |
| JPS58102385A (ja) | 磁気バブルメモリ装置の不良情報格納方式 | |
| JPS6322385B2 (ja) | ||
| JPS59223990A (ja) | 磁気バブルメモリ素子 | |
| JPS59113586A (ja) | 磁気バブルメモリ装置 | |
| Hiroshima et al. | Design and Evaluation of 64 kbit Magnetic Bubble Memory Chip | |
| JPS5965990A (ja) | 磁気バブルトランスフア−ゲ−ト | |
| JPS63873B2 (ja) | ||
| JPS58208985A (ja) | 磁気バブルメモリ素子試験法 | |
| Furuoya | Magnetic Bubble Devices | |
| JPS6149754B2 (ja) |