JPS593440Y2 - メモリ選択装置 - Google Patents
メモリ選択装置Info
- Publication number
- JPS593440Y2 JPS593440Y2 JP6172779U JP6172779U JPS593440Y2 JP S593440 Y2 JPS593440 Y2 JP S593440Y2 JP 6172779 U JP6172779 U JP 6172779U JP 6172779 U JP6172779 U JP 6172779U JP S593440 Y2 JPS593440 Y2 JP S593440Y2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- terminals
- chip
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案はメモリの選択装置に関する。
従来、ＲＯＭ（リードオンリーメモリ）、ＲＡＭ（ラン
ダムアクセスメモリ）等のメモリ部を有する情報処理装
置のアドレス指定方式としてはアドレスデータを上位ビ
ット、下位ビットの２つのグループに分けて、複数個の
メモリチップあるいは１チツプ内の複数のメモリブロッ
クを指定する方式が一般に用いられている。
ダムアクセスメモリ）等のメモリ部を有する情報処理装
置のアドレス指定方式としてはアドレスデータを上位ビ
ット、下位ビットの２つのグループに分けて、複数個の
メモリチップあるいは１チツプ内の複数のメモリブロッ
クを指定する方式が一般に用いられている。
この方式によれば、例えば１６ビツト長のアドレスデー
タで構成される情報処理装置では、上位の４ビツトをメ
モリチップ（ブロック）の選択用信号に割り当て下位の
１２ビツトを各チップ（ブロック）内の番地指定用信号
に割り当てることによって、１チップ当９４０９６個の
アドレス値を有するメモリチップを１６個設けることが
できる。
タで構成される情報処理装置では、上位の４ビツトをメ
モリチップ（ブロック）の選択用信号に割り当て下位の
１２ビツトを各チップ（ブロック）内の番地指定用信号
に割り当てることによって、１チップ当９４０９６個の
アドレス値を有するメモリチップを１６個設けることが
できる。
しかしながら、プログラム処理の都合上地のメモリチッ
プに格納されているプログラムデ゛−夕を必要とすると
き、例えば他のプログラムを同し中央処理装置で処理す
る場合は、中央処理装置が指定するアドレス指定方式を
変更するか、メモリそのものを取り換えねば異なるプロ
グラムを実行することはできなかった。
プに格納されているプログラムデ゛−夕を必要とすると
き、例えば他のプログラムを同し中央処理装置で処理す
る場合は、中央処理装置が指定するアドレス指定方式を
変更するか、メモリそのものを取り換えねば異なるプロ
グラムを実行することはできなかった。
従ってこのような場合、アドレスデ−タ長が長くなるか
もしくは連続した処理を実行することができないという
不都合があった。
もしくは連続した処理を実行することができないという
不都合があった。
更に、アドレス長で決定されるメモリ容量より多くのメ
モリをアドレス指定することができなかった。
モリをアドレス指定することができなかった。
即ち１２ビツト長で構成されるアドレスデ−タで指定可
能なメモリ領域は４０９６番地分のメモノ容量であり、
それ以上のメモリに対してアドレスを指定することはで
きなかった。
能なメモリ領域は４０９６番地分のメモノ容量であり、
それ以上のメモリに対してアドレスを指定することはで
きなかった。
このため多くのメモリ領域を必要とするより複雑なプロ
グラム処理を行なうためには、そのメモリ容量を指定で
きるアドレス長を有する処理装置によらなければ処理で
きなかった。
グラム処理を行なうためには、そのメモリ容量を指定で
きるアドレス長を有する処理装置によらなければ処理で
きなかった。
更に、長いアドレス長を有する処理装置ではアドレスデ
ータを並列に転送する場合には、中央処理装置（ＣＰＵ
）とメモリ間でのアドレスバスが増大してしまい装置が
大型化し、特にメモリが別チップで構成されている場合
にはアドレス指定用の外部端子数が増大するという欠点
があった。
ータを並列に転送する場合には、中央処理装置（ＣＰＵ
）とメモリ間でのアドレスバスが増大してしまい装置が
大型化し、特にメモリが別チップで構成されている場合
にはアドレス指定用の外部端子数が増大するという欠点
があった。
一方、アドレスデータを１本のアドレスバスで直列に転
送する場合にはアドレスデータが長くなる分転送時間が
長くなり、処理速度が著しく低下してしまつ。
送する場合にはアドレスデータが長くなる分転送時間が
長くなり、処理速度が著しく低下してしまつ。
この様に、アドレス長が固定されている情報処理装置に
おいてメモリを増加させることは非常に困難で、処理プ
ログラムを変化させるには、その都度メモリを取り替え
なければならないという煩しい作業を伴っていた。
おいてメモリを増加させることは非常に困難で、処理プ
ログラムを変化させるには、その都度メモリを取り替え
なければならないという煩しい作業を伴っていた。
本考案の目的は、アドレス長を増加させることなくして
、メモリ容量を増加せしめることが可能なメモリ選択装
置を提供することにある。
、メモリ容量を増加せしめることが可能なメモリ選択装
置を提供することにある。
本考案のメモリ選択装置は、メモリチップあるいはメモ
リブロックを選択するためにアドレステ゛−夕の上位ビ
ットが割り当てられているチップ選択信号により選択さ
れるべきメモリブロックをスイッチにより切り替えてミ
別のメモリチップへのチップ選択信号として使うことを
特徴とする。
リブロックを選択するためにアドレステ゛−夕の上位ビ
ットが割り当てられているチップ選択信号により選択さ
れるべきメモリブロックをスイッチにより切り替えてミ
別のメモリチップへのチップ選択信号として使うことを
特徴とする。
以下、第１図を参照して本考案の一実施例を詳細に説明
する。
する。
同図において、１は演算処理機能を有する中央処理装置
で、１６本のアドレスバス５，５′と８本のデータバス
６とを有し、この１６ビツトのアドレステ゛−夕のうち
上位４ビツト５′はメモリチップへのチップ選択信号と
して用いられ、アドレスデコーダ２により解読され１６
個のメモリチップを選択することができる。
で、１６本のアドレスバス５，５′と８本のデータバス
６とを有し、この１６ビツトのアドレステ゛−夕のうち
上位４ビツト５′はメモリチップへのチップ選択信号と
して用いられ、アドレスデコーダ２により解読され１６
個のメモリチップを選択することができる。
３は下位１２ビツトのアドレスバス５と８ビツトのテ゛
−タバス６とが接続されたＲＯＭで、上位アドレスビッ
ト５′が００００の時チップ選択信号端子Ｃ３を介して
選択されるメモリで゛ある。
−タバス６とが接続されたＲＯＭで、上位アドレスビッ
ト５′が００００の時チップ選択信号端子Ｃ３を介して
選択されるメモリで゛ある。
ここで゛、アドレスデコーダ２から出力される他の１５
本のチップ選択信号で夫々選択されるメモリは省略しで
ある。
本のチップ選択信号で夫々選択されるメモリは省略しで
ある。
一方、ＲＯＭ４はプログラム処理の都合上必要とされる
新たなプログラムコードが格納されているメモリで、こ
の情報処理装置に外付けされるべきメモリであるが、Ｒ
ＯＭ３を選択すべきチップ選択信号出力端にスイッチ７
を介して接続されている。
新たなプログラムコードが格納されているメモリで、こ
の情報処理装置に外付けされるべきメモリであるが、Ｒ
ＯＭ３を選択すべきチップ選択信号出力端にスイッチ７
を介して接続されている。
このスイッチ７としては手動の切り替えスイッチでよい
。
。
かかる構成によれば、新たに必要とされるメモＪ（ＲＯ
Ｍ４）を付加する場合、このＲＯＭ４をアドレス指定す
べきアドレスデータはスイッチ７を切り替えるだけでＲ
ＯＭ３を指定するデータと同一のテ゛−夕でよい。
Ｍ４）を付加する場合、このＲＯＭ４をアドレス指定す
べきアドレスデータはスイッチ７を切り替えるだけでＲ
ＯＭ３を指定するデータと同一のテ゛−夕でよい。
更に、異なるメモリブロックヘアドレスする場合、アド
レス値を変化することなく、連続したアドレスデータで
１由にメモリ指定することが可能となる。
レス値を変化することなく、連続したアドレスデータで
１由にメモリ指定することが可能となる。
この様に、大容量のメモリ領域に対してアドレス長を増
加する必要はなく、かつＲＯＭ３をＲＯＭ４と取り替え
る必要もなく、同一アドレスを用いて他のメモリブロッ
クのアドレス指定ができるので、同じアドレスで異なる
プログラム処理実行できるとともに、付加されるメモリ
の増設を容易なものとすることができる。
加する必要はなく、かつＲＯＭ３をＲＯＭ４と取り替え
る必要もなく、同一アドレスを用いて他のメモリブロッ
クのアドレス指定ができるので、同じアドレスで異なる
プログラム処理実行できるとともに、付加されるメモリ
の増設を容易なものとすることができる。
本考案のメモリ選択装置を用いれば、特に汎用性のある
情報処理システムを構成することが可能となり、新たな
メモリの増設によってより複雑な処理より高度な処理を
実行することができる。
情報処理システムを構成することが可能となり、新たな
メモリの増設によってより複雑な処理より高度な処理を
実行することができる。
尚、本実施例のＲＯＭ３，４はＣＰＵ１と共に同一チツ
ブ内に形成されるメモリで゛あってもよく、これをＲＡ
Ｍに置き換えて使用してもよい。
ブ内に形成されるメモリで゛あってもよく、これをＲＡ
Ｍに置き換えて使用してもよい。
又、スイッチ７としては２極２接点スイッチの他多極多
接点スイッチを用いることによって、より多くのメモリ
ブロックの増設が可能となることは明らかであり、この
スイッチ７をチップ内に包含させて、ＣＰＵ１からの制
御信号によって切り替わる切り替えゲート回路としても
よい。
接点スイッチを用いることによって、より多くのメモリ
ブロックの増設が可能となることは明らかであり、この
スイッチ７をチップ内に包含させて、ＣＰＵ１からの制
御信号によって切り替わる切り替えゲート回路としても
よい。
第１図は本考案の一実施例を示すメモリ選択装置を含む
情報処理装置の回路ブロック図である。 １・・・・・・ＣＰＵ、２・・・・・・アドレスデコー
ダ、３，４・・・・・・ＲＯＭ、５，５′・・・・・・
アドレスバス、６・・・・・・データバス、７・・・・
・・スイッチ。
情報処理装置の回路ブロック図である。 １・・・・・・ＣＰＵ、２・・・・・・アドレスデコー
ダ、３，４・・・・・・ＲＯＭ、５，５′・・・・・・
アドレスバス、６・・・・・・データバス、７・・・・
・・スイッチ。
Claims (1)
- アドレス情報の一部を解読して複数のメモリブロックを
個々に選択するための複数の選択信号を出力する複数の
出力端子を有する選択信号発生手段と、前記複数の出力
端子の中の少なくとも１つの出力端子に一方が接続され
他方に複数の端子を有する手動のスイッチ手段と、この
スイッチ手段の前記他方の複数の端子の夫々に対応して
接続された複数のメモリブロックとを有し、前記スイッ
チ手段を操作することによって前記他方の複数の端子の
うち１つの端子を前記一方に接続して前記複数のメモリ
ブロックのうちの１つのメモリブロックにのみ選択信号
を印加するようにしたことを特徴とするメモリ選択装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6172779U JPS593440Y2 (ja) | 1979-05-09 | 1979-05-09 | メモリ選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6172779U JPS593440Y2 (ja) | 1979-05-09 | 1979-05-09 | メモリ選択装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55178892U JPS55178892U (ja) | 1980-12-22 |
| JPS593440Y2 true JPS593440Y2 (ja) | 1984-01-30 |
Family
ID=29295698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6172779U Expired JPS593440Y2 (ja) | 1979-05-09 | 1979-05-09 | メモリ選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593440Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58152226A (ja) * | 1982-03-05 | 1983-09-09 | Minolta Camera Co Ltd | カメラアクセサリー |
-
1979
- 1979-05-09 JP JP6172779U patent/JPS593440Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55178892U (ja) | 1980-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS593440Y2 (ja) | メモリ選択装置 | |
| EP0387888A2 (en) | Microprocessor system having an extended address space | |
| JPS5827253A (ja) | デ−タ処理装置 | |
| JP2874230B2 (ja) | マイクロコンピュータのメモリアドレッシング方式 | |
| JPS6330658B2 (ja) | ||
| JPS5842545B2 (ja) | メモリ−カ−ドのブロック選択方式 | |
| JPS63142434A (ja) | 割込み制御方式 | |
| JPH0121383Y2 (ja) | ||
| JPH0770229B2 (ja) | 読み出し専用メモリ装置 | |
| JP2622553B2 (ja) | マイクロコンピュータ | |
| JPS63223934A (ja) | マイクロプロセツサの記憶装置 | |
| JPS62180585A (ja) | チツプセレクト回路 | |
| JPH04195562A (ja) | アドレス変換方式 | |
| JPS58107975A (ja) | アドレス拡張方式 | |
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPH056215B2 (ja) | ||
| JPH0476643A (ja) | 主記憶初期化制御方式 | |
| JPH0922394A (ja) | 制御装置 | |
| JPH03291740A (ja) | メモリ制御装置 | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
| JPH0225542B2 (ja) | ||
| JPH02110758A (ja) | Ｄｍａ転送方式 | |
| JPH0423052A (ja) | プログラム開発装置 | |
| JPH0384799A (ja) | データの部分修正回路付きマスクｒｏｍ | |
| JPH02273390A (ja) | 集積回路内部メモリのアドレス選択方式 |