JPH0423052A - プログラム開発装置 - Google Patents
プログラム開発装置Info
- Publication number
- JPH0423052A JPH0423052A JP2128048A JP12804890A JPH0423052A JP H0423052 A JPH0423052 A JP H0423052A JP 2128048 A JP2128048 A JP 2128048A JP 12804890 A JP12804890 A JP 12804890A JP H0423052 A JPH0423052 A JP H0423052A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memories
- microcomputer
- memory
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 55
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 claims 5
- 238000010586 diagram Methods 0.000 description 10
- 230000010365 information processing Effects 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム開発装置に関し、特にマイクロコン
ピュータのプログラム開発装置に関スる。
ピュータのプログラム開発装置に関スる。
従来のプログラム開発装置で、マイクロコンピュータの
実行すべき命令を他の機器上で機械語とした後、プログ
ラム開発装置に転送しそのプログラムのディバダを行う
ものに於いてマイクロコンピュータが命令以外のデータ
を命令をアクセスする端子以外の端子からアクセスする
ような場合にこのデータも他の機器上で作成されて転送
されるものであれば、この開発装置は第３図のような構
成となっている。
実行すべき命令を他の機器上で機械語とした後、プログ
ラム開発装置に転送しそのプログラムのディバダを行う
ものに於いてマイクロコンピュータが命令以外のデータ
を命令をアクセスする端子以外の端子からアクセスする
ような場合にこのデータも他の機器上で作成されて転送
されるものであれば、この開発装置は第３図のような構
成となっている。
第３図（１）でスイッチが全てＢ側を選択している場合
に、マイクロプロセッサ（ＭＰＵ）１はメモリ２の内容
を命令として取り込んで実行する一方、メモリ３の内容
をアクセスすることができる。この時はメモリ２．メモ
リ３両方共アクティブとなるように信号Ｂをハイレベル
としてＮ０Ｒ４，Ｎ○Ｒ５の出力をローレベルとする。
に、マイクロプロセッサ（ＭＰＵ）１はメモリ２の内容
を命令として取り込んで実行する一方、メモリ３の内容
をアクセスすることができる。この時はメモリ２．メモ
リ３両方共アクティブとなるように信号Ｂをハイレベル
としてＮ０Ｒ４，Ｎ○Ｒ５の出力をローレベルとする。
さて、メモリ２．３にデータを書込む場合は、スイッチ
は全てＡ側に接続される。転送するデータは別４のブロ
ックとして生成されたものを命令用のデータを送る時は
信号Ａ１をハイレベルとしてメモリ２に書き込みその他
のデータを送る時は信号Ａ２をハイレベルとしてメモリ
３に書き込む。これらの命令データとその他のデータは
３図（２）のプログラム開発環境で言語処理プログラム
が動作する情報処理装置７によって作成され別々のファ
イルとして保存されておりプログラム開発装置６へそれ
ぞ九転送される。転送の時は上述のようにメモリの選択
をプログラム開発装置６の提供するコマンド入力等で行
ってから実行することになる。
は全てＡ側に接続される。転送するデータは別４のブロ
ックとして生成されたものを命令用のデータを送る時は
信号Ａ１をハイレベルとしてメモリ２に書き込みその他
のデータを送る時は信号Ａ２をハイレベルとしてメモリ
３に書き込む。これらの命令データとその他のデータは
３図（２）のプログラム開発環境で言語処理プログラム
が動作する情報処理装置７によって作成され別々のファ
イルとして保存されておりプログラム開発装置６へそれ
ぞ九転送される。転送の時は上述のようにメモリの選択
をプログラム開発装置６の提供するコマンド入力等で行
ってから実行することになる。
〔発明が解決しようとする課題〕
従来の例ではデータを別々に作成したうえに別々に転送
しなければならなかった。また転送する時にはメモリの
選択を行う必要もあった。
しなければならなかった。また転送する時にはメモリの
選択を行う必要もあった。
本発明のプログラム開発装置は、外部からデータを書き
込める複数のメモリとしてマイクロコンピュータを有し
、この複数のメモリに同時に同じデータを書込む手段を
有し、前記複数のメモリは前記書込手段から切離されて
それぞれ別４に前記マイクロフンピユータの別々の端子
に接続されて独立に内容が読み出されることを特徴とす
る。
込める複数のメモリとしてマイクロコンピュータを有し
、この複数のメモリに同時に同じデータを書込む手段を
有し、前記複数のメモリは前記書込手段から切離されて
それぞれ別４に前記マイクロフンピユータの別々の端子
に接続されて独立に内容が読み出されることを特徴とす
る。
また、本発明のプログラム開発装置は同一の内容が書か
ｈだ複数の電気的に書込み可能な読出し専用メモリとマ
イクロコンピュータを有し、この読出し専用メモリは前
記マイクロコンピュータの別々の端子に接続されて独立
に内容が読み出されることを特徴とする。
ｈだ複数の電気的に書込み可能な読出し専用メモリとマ
イクロコンピュータを有し、この読出し専用メモリは前
記マイクロコンピュータの別々の端子に接続されて独立
に内容が読み出されることを特徴とする。
第１図に本発明の一実施例を示す。１はマイクロフンピ
ユータ、２，３はメモリでメモリ２，３供にそのアドレ
スとデータバスは外部とマイクロコンピュータのどちら
に接続するかの選択が行える。これは図面では連動スイ
ッチで表わされているが実際の回路ではゲート回路で構
成される。外部からのアドレスバスは全く等しくメモリ
２，３に入力されており、メモリ２，３は同−容是のメ
モリである。ここでスイッチをＡ側に接続してアドレス
を変化させながらデータを吉い°Ｃいくとメモリ２，３
に同一のデータが書き込まれる。外部から書込むデータ
はマイクロコンピュータ１の命令とそれ以外のデータが
あり、今それをアドレス範囲で２つに分は連続するデー
タとして転送したとする。この場合、特別な処理をする
ことなく書き込んでいくと第２図のようにメモリ２，３
供同じデータが書込まれる。図２はＦＦＦＨ（１０進で
４０９６）のメモリに７ＦＦ （１０進で２０４８）の
命令データに続いて７ＦＦ （２０４８）のその他のデ
ータを転送した場合のメモリ内データの領域を示してい
る。
ユータ、２，３はメモリでメモリ２，３供にそのアドレ
スとデータバスは外部とマイクロコンピュータのどちら
に接続するかの選択が行える。これは図面では連動スイ
ッチで表わされているが実際の回路ではゲート回路で構
成される。外部からのアドレスバスは全く等しくメモリ
２，３に入力されており、メモリ２，３は同−容是のメ
モリである。ここでスイッチをＡ側に接続してアドレス
を変化させながらデータを吉い°Ｃいくとメモリ２，３
に同一のデータが書き込まれる。外部から書込むデータ
はマイクロコンピュータ１の命令とそれ以外のデータが
あり、今それをアドレス範囲で２つに分は連続するデー
タとして転送したとする。この場合、特別な処理をする
ことなく書き込んでいくと第２図のようにメモリ２，３
供同じデータが書込まれる。図２はＦＦＦＨ（１０進で
４０９６）のメモリに７ＦＦ （１０進で２０４８）の
命令データに続いて７ＦＦ （２０４８）のその他のデ
ータを転送した場合のメモリ内データの領域を示してい
る。
ここでスイッチをＢ側に切替えるとメモリ２゜３はそれ
ぞれマイクロコンピュータ１の別々の端子に接続され独
立して読出される。例えばメモリ２からは命令のみを読
み出しメモリ３からはその他のデータのみを読み出す。
ぞれマイクロコンピュータ１の別々の端子に接続され独
立して読出される。例えばメモリ２からは命令のみを読
み出しメモリ３からはその他のデータのみを読み出す。
しかしデータの転送は１つのファイルを１度送るたけで
すませることができる。
すませることができる。
第４図にはメモリ２に対してメモリ３のアドレスの最上
位ビットを反転させて転送した場合のメモリ領域図を示
す。この場合にはデータ転送後マイクロコンピュータ１
からメモリ３の命令以外のデータをアクセスする場合第
２図と異なり下位のアドレス領域を使うことができる。
位ビットを反転させて転送した場合のメモリ領域図を示
す。この場合にはデータ転送後マイクロコンピュータ１
からメモリ３の命令以外のデータをアクセスする場合第
２図と異なり下位のアドレス領域を使うことができる。
さらに、この場合はメモリサイズとして１／２のものを
メモリ２，３供に使用して最上位桁をチップセレクトに
適用すると第５図のように従来例で別４に転送していた
時のようにメモリ毎に内容を分けることができる。この
場合の回路図を第６図に示す。但しこの場合は命令デー
タとその他のデータが同じ大きさで２″の大きさ（第５
図では２”＝２０４８）になっているのできれいに分か
れている。
メモリ２，３供に使用して最上位桁をチップセレクトに
適用すると第５図のように従来例で別４に転送していた
時のようにメモリ毎に内容を分けることができる。この
場合の回路図を第６図に示す。但しこの場合は命令デー
タとその他のデータが同じ大きさで２″の大きさ（第５
図では２”＝２０４８）になっているのできれいに分か
れている。
以上説明したように本発明では、命令データとそれ以外
のデータを同一のアドレス空間に書込んだ複数のメモリ
から別々にマイクロコンピュータがデータを読み込むこ
とができまた複数のメモリには同時に同じデータを書け
るようにしたのでプログラム開発装置へのデータ転送は
一つのファイルを作成して１回転送操作をするだけでよ
いという効果がある。
のデータを同一のアドレス空間に書込んだ複数のメモリ
から別々にマイクロコンピュータがデータを読み込むこ
とができまた複数のメモリには同時に同じデータを書け
るようにしたのでプログラム開発装置へのデータ転送は
一つのファイルを作成して１回転送操作をするだけでよ
いという効果がある。
第１図は本発明の第一の実施例の回路ブロック図、第２
図は第一の実施例でのデータ転送後のメモリの内容を示
すメモリ領域図。第３図は従来例を説明する図で第３図
（１）はプログラム開発装置内回路図、（２）はプログ
ラム開発環境全体の図。第４図は第一の実施例でメモリ
３の外部からのアドレスを反転した場合のメモリ領域図
。第５図は第二の実施例として第６図の回路でデータ転
送した後のメモリ領域図。第６図は本発明の第２の実施
例の回路ブロック図。 １・・・・・・マイクロコンピュータ、２・・・・・・
メモリ、３・・・・・・メモリ、４・・・・・・Ｎ０Ｒ
１５・・・・・・Ｎ０Ｒ５６・・・・・・プログラム開
発装置、７・・・・・・言語処理情報処理装置。 代理人 弁理士 内 原 音 束１図 木り亡日月の第一の実施脅す 第２図 ／モワ傾城図 （１〕 フ０り′う乙Ｍ凭秋璽内口踏図 プログラム開会環境 第３図 し？、１ｌｉＪＪＩｔ 説Ｂ月ｙｈｒａ第４図 ／モリ傾熾図 第５図 クモリ領然図
図は第一の実施例でのデータ転送後のメモリの内容を示
すメモリ領域図。第３図は従来例を説明する図で第３図
（１）はプログラム開発装置内回路図、（２）はプログ
ラム開発環境全体の図。第４図は第一の実施例でメモリ
３の外部からのアドレスを反転した場合のメモリ領域図
。第５図は第二の実施例として第６図の回路でデータ転
送した後のメモリ領域図。第６図は本発明の第２の実施
例の回路ブロック図。 １・・・・・・マイクロコンピュータ、２・・・・・・
メモリ、３・・・・・・メモリ、４・・・・・・Ｎ０Ｒ
１５・・・・・・Ｎ０Ｒ５６・・・・・・プログラム開
発装置、７・・・・・・言語処理情報処理装置。 代理人 弁理士 内 原 音 束１図 木り亡日月の第一の実施脅す 第２図 ／モワ傾城図 （１〕 フ０り′う乙Ｍ凭秋璽内口踏図 プログラム開会環境 第３図 し？、１ｌｉＪＪＩｔ 説Ｂ月ｙｈｒａ第４図 ／モリ傾熾図 第５図 クモリ領然図
Claims (1)
- 【特許請求の範囲】 １、外部からデータを書き込める複数のメモリとマイク
ロコンピュータを有し少なくとも１つのメモリの内容を
命令としてマイクロコンピュータに実行させることがで
きるプログラム開発装置に於いて、前記複数のメモリに
同時に同じデータを書込む手段を有し、前記複数メモリ
を前記書込み手段から分離し前記マイクロコンピュータ
の別々の端子に接続する手段を有し、それぞれの内容が
独立にマイクロコンピュータから読み出されることを特
徴とするプログラム開発装置。 ２、複数の電気的に書込み可能な読出し専用メモリ（以
後ＰＲＯＭと記す）とマイクロコンピュータを有し少な
くとも１つのＰＲＯＭの内容を命令としてマイクロコン
ピュータに実行させることができるプログラム開発装置
に於いて前記ＰＲＯＭには同一のデータが書込まれてお
り、それぞれのＰＲＯＭはマイクロコンピュータの別々
の端子に接続されそれぞれ独立して内容が読み出される
ことを特徴とするプログラム開発装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128048A JP2687679B2 (ja) | 1990-05-17 | 1990-05-17 | プログラム開発装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128048A JP2687679B2 (ja) | 1990-05-17 | 1990-05-17 | プログラム開発装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0423052A true JPH0423052A (ja) | 1992-01-27 |
| JP2687679B2 JP2687679B2 (ja) | 1997-12-08 |
Family
ID=14975217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2128048A Expired - Fee Related JP2687679B2 (ja) | 1990-05-17 | 1990-05-17 | プログラム開発装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687679B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620365B1 (en) | 1997-05-12 | 2003-09-16 | Mazda Motor Corporation | Method of manufacturing a convertible top assembly |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073757A (ja) * | 1983-09-30 | 1985-04-25 | Fujitsu Ltd | 演算処理装置におけるヒストリ取得方法 |
| JPS6341945A (ja) * | 1986-08-08 | 1988-02-23 | Nec Corp | 評価用マイクロコンピユ−タ |
-
1990
- 1990-05-17 JP JP2128048A patent/JP2687679B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073757A (ja) * | 1983-09-30 | 1985-04-25 | Fujitsu Ltd | 演算処理装置におけるヒストリ取得方法 |
| JPS6341945A (ja) * | 1986-08-08 | 1988-02-23 | Nec Corp | 評価用マイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620365B1 (en) | 1997-05-12 | 2003-09-16 | Mazda Motor Corporation | Method of manufacturing a convertible top assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2687679B2 (ja) | 1997-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0341859B2 (ja) | ||
| JPH01320564A (ja) | 並列処理装置 | |
| JPH0423052A (ja) | プログラム開発装置 | |
| JPH0447920B2 (ja) | ||
| JP2004192051A (ja) | 共用端子制御装置 | |
| JP2967825B2 (ja) | マイクロコンピュータ | |
| JPS645341B2 (ja) | ||
| JPH03185536A (ja) | マイクロコンピュータのメモリアドレッシング方式 | |
| JPS5842545B2 (ja) | メモリ−カ−ドのブロック選択方式 | |
| JPS63129438A (ja) | メモリ制御装置 | |
| JPS6055591A (ja) | メモリユニットのアクセス方法 | |
| JPS6029418B2 (ja) | メモリ−使用方法 | |
| JP2643803B2 (ja) | マイクロコンピュータ | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPS5971557A (ja) | 半導体集積回路装置 | |
| JPS62151955A (ja) | メモリアドレツシング方式 | |
| JPS6095667A (ja) | 外部アドレス空間高速アクセス方式 | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPS62260242A (ja) | 連続デ−タ用大容量メモリ装置 | |
| JPS59106047A (ja) | マイクロコンピユ−タ | |
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPS61193252A (ja) | アドレス変換装置 | |
| JPS6226549A (ja) | メモリ回路 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPS61161561A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |