JPS5934647A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5934647A JPS5934647A JP14495882A JP14495882A JPS5934647A JP S5934647 A JPS5934647 A JP S5934647A JP 14495882 A JP14495882 A JP 14495882A JP 14495882 A JP14495882 A JP 14495882A JP S5934647 A JPS5934647 A JP S5934647A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- alloy
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- 229910020968 MoSi2 Inorganic materials 0.000 claims abstract description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract 4
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910020044 NbSi2 Inorganic materials 0.000 claims description 2
- 229910004217 TaSi2 Inorganic materials 0.000 claims description 2
- 229910008479 TiSi2 Inorganic materials 0.000 claims 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims 1
- 229910021354 zirconium(IV) silicide Inorganic materials 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 abstract description 12
- 239000000956 alloy Substances 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 230000002411 adverse Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract 3
- 230000006837 decompression Effects 0.000 abstract 3
- 238000000992 sputter etching Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910001339 C alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は多層配線構造の半導体装置の製造方法に係シ、
特にアルミニウム（Ａｐ）またはＡβ合金膜を用いた多
層配線方法で、第１のｉ層と第２のＡｐ層の接続を安定
でかつ確実に行うことの出来る半導体装置の製造方法に
関する。
特にアルミニウム（Ａｐ）またはＡβ合金膜を用いた多
層配線方法で、第１のｉ層と第２のＡｐ層の接続を安定
でかつ確実に行うことの出来る半導体装置の製造方法に
関する。
従来例の構成とその問題点
従来、Ａｌ−１たけＡ℃合金膜を用いた多層配線の第１
のＡ４２層と第２のＡ１層の接続は、第２のＡ４層の形
成前、すなわち第１のＡ２層を形成パターニング後化学
蒸着方法等で二酸化ケイ素（Ｓ ｉＯ２）等の絶縁膜を
形成し、しかる後そのＳｉｏ２膜に第１のＡ２層と第２
のＡｐ、層の接続のだめのコンタクトホールを形成した
あと、第２のＡ２層を形成するだめの減圧容器内でコン
タクトホール部に露出した第１のＡ４２層の表面をアル
ゴン（Ａｒ）等を用いてスパッタエツチングしたのち、
第２のＡＩ！、層を形成することによシなされていた。
のＡ４２層と第２のＡ１層の接続は、第２のＡ４層の形
成前、すなわち第１のＡ２層を形成パターニング後化学
蒸着方法等で二酸化ケイ素（Ｓ ｉＯ２）等の絶縁膜を
形成し、しかる後そのＳｉｏ２膜に第１のＡ２層と第２
のＡｐ、層の接続のだめのコンタクトホールを形成した
あと、第２のＡ２層を形成するだめの減圧容器内でコン
タクトホール部に露出した第１のＡ４２層の表面をアル
ゴン（Ａｒ）等を用いてスパッタエツチングしたのち、
第２のＡＩ！、層を形成することによシなされていた。
これは、Ａｌ２またはＡｊ２合金膜は非常に酸化されや
すく、空気に接触しただけで表面に数１０人程度の厚さ
の酸化アルミニウム（Ａｌ２０３）膜が形成されるため
、減圧容器内でこのＡｌ２Ｏ３膜を除去したのち第２の
へβ層を形成しようとするものである。
すく、空気に接触しただけで表面に数１０人程度の厚さ
の酸化アルミニウム（Ａｌ２０３）膜が形成されるため
、減圧容器内でこのＡｌ２Ｏ３膜を除去したのち第２の
へβ層を形成しようとするものである。
しかし、この方法では、コンタクトホール形成後の露出
しだ第１のＡＪ２層の表面に形成されるＡ２２０３層の
厚さのバラツキが半導体ウェハ内およびウェハ間で大き
いため、Ａｒ等によるスパッタエツチング条件の決定が
困難であり、その結果第１のへβ層と第２のＡ２層の接
続が不安定となる。
しだ第１のＡＪ２層の表面に形成されるＡ２２０３層の
厚さのバラツキが半導体ウェハ内およびウェハ間で大き
いため、Ａｒ等によるスパッタエツチング条件の決定が
困難であり、その結果第１のへβ層と第２のＡ２層の接
続が不安定となる。
丑だ、Ａｒ等によるスパッタエツチング条件によっては
半導体ウェハ内に形成された素子に悪影響を及ぼすこと
もある。
半導体ウェハ内に形成された素子に悪影響を及ぼすこと
もある。
発明の目的
本発明は上記欠点にかんがみなされたもので、本発明は
第１のへβ層と第２のＡ４層の接続が安定に行ない得る
半導体装置の製造方法を提供せんとするものである。
第１のへβ層と第２のＡ４層の接続が安定に行ない得る
半導体装置の製造方法を提供せんとするものである。
発明の構成
本発明は半導体基板の主面に第１のＡ４層またはＡｊ２
合金層を減圧中で形成した後、その半導体ウェハを減圧
容器内から取り出すことなく、引き続いて、 ＷＳｉ２
あるいはＭｏ Ｓ １２を代表例とする金属シリサイド
膜を形成することによシ、安定でかつ素子に悪影響を及
ぼすことなく確実に第２のへ２層との接続を行うもので
ある。
合金層を減圧中で形成した後、その半導体ウェハを減圧
容器内から取り出すことなく、引き続いて、 ＷＳｉ２
あるいはＭｏ Ｓ １２を代表例とする金属シリサイド
膜を形成することによシ、安定でかつ素子に悪影響を及
ぼすことなく確実に第２のへ２層との接続を行うもので
ある。
実施例の説明
次に、本発明の方法を具体的な実施例工程図によって説
明する。
明する。
第１図に示すように、１％のシリコン（Ｓｌ）を含有す
る八β（へβ−３ｉ合金）ターゲットと、ホントプレス
法で作られたＭｏ Ｓ １２ターゲツトとを持つＤＣマ
グネトロンスパッタ装置を用い、その減圧容器内に約０
．７μｍ厚さの熱酸化膜２が形成されたＳｔ半導体基板
１を入れ、しかるのちまずＡ、Ｑ−８ｉ合金ターゲット
を用いて半導体基板１の主面に０．８μｍ厚さに第１の
へβ層であるＡｌ−Ｓｔ合金膜３を形成する。このとき
のスパッタ蒸着条件はＡｒ圧力＝−７ｍ Ｔｏｒｔ、印
加電カニ了ＫＷ である。つき゛に、ＭｏＳｉ２ターゲ
ットを用いて４００人厚さにＭｏ Ｓ ｉ２ 膜４を
形成する。このときのスパッタ蒸着条件はＡｒ圧カーフ
ｍＴｏｒｒ 、印加電力＝１、ｓＫＷである。
る八β（へβ−３ｉ合金）ターゲットと、ホントプレス
法で作られたＭｏ Ｓ １２ターゲツトとを持つＤＣマ
グネトロンスパッタ装置を用い、その減圧容器内に約０
．７μｍ厚さの熱酸化膜２が形成されたＳｔ半導体基板
１を入れ、しかるのちまずＡ、Ｑ−８ｉ合金ターゲット
を用いて半導体基板１の主面に０．８μｍ厚さに第１の
へβ層であるＡｌ−Ｓｔ合金膜３を形成する。このとき
のスパッタ蒸着条件はＡｒ圧力＝−７ｍ Ｔｏｒｔ、印
加電カニ了ＫＷ である。つき゛に、ＭｏＳｉ２ターゲ
ットを用いて４００人厚さにＭｏ Ｓ ｉ２ 膜４を
形成する。このときのスパッタ蒸着条件はＡｒ圧カーフ
ｍＴｏｒｒ 、印加電力＝１、ｓＫＷである。
この後、第２図に示すように減圧容器内から半導体基板
１を取り出し、Ｍｏ ８１２層４とＡｌ−８ｉ合金層３
を所定パターンにエツチング加工を施す。
１を取り出し、Ｍｏ ８１２層４とＡｌ−８ｉ合金層３
を所定パターンにエツチング加工を施す。
次に、モノシラン（Ｓ １Ｈ４）の熱分解法によシ０，
８１１ｍ厚さにＳ ｉ０２膜５を形成したのち、そのＳ
１０２膜６に第１のＡ１層３と第２のＡ１層の接続の
だめのコンタクトホール６を形成する。
８１１ｍ厚さにＳ ｉ０２膜５を形成したのち、そのＳ
１０２膜６に第１のＡ１層３と第２のＡ１層の接続の
だめのコンタクトホール６を形成する。
しかる後、第３図に示すように、ＤＣマグネトロンスパ
ッタ装置でＡｌ−８ｉ合金ターゲットを用いて１μｍ厚
さに第２のＡ４層７を形成する。そノ後、第２のＡ１層
７を所定のパターンにエツチング加工することにより、
第１のＡ１層３と第２の・Ａ１層７の接続が安定でかつ
素子に悪影響を及ぼすことなく確実になされる。
ッタ装置でＡｌ−８ｉ合金ターゲットを用いて１μｍ厚
さに第２のＡ４層７を形成する。そノ後、第２のＡ１層
７を所定のパターンにエツチング加工することにより、
第１のＡ１層３と第２の・Ａ１層７の接続が安定でかつ
素子に悪影響を及ぼすことなく確実になされる。
尚、上記実施例ではＡ１層としてＡｌ−８ｉ合金につい
て説明したが、このＡ１層は純Ａｌ、Ａｌ−Ｃｕ合金お
よびＡｌ−８ｉ−Ｃｕ合金であっても良いことはもちる
んである。更に、Ａ４層は３層以上の多層構造の場合に
も本発明が適用できる。さらに、ＭｏＳｉ２層の代シに
ＷＳ ｉ２． ＴａＳｉ２．ＮｂＳｉ２． Ｚ ｒ Ｓ
ｉ２゜Ｔ ｉＳ ｉ ２１ Ｖ Ｓ １２ 、Ｈｆ Ｓ
１２の金属シリサイド群から適宜選定して用いても効
果は同じである。
て説明したが、このＡ１層は純Ａｌ、Ａｌ−Ｃｕ合金お
よびＡｌ−８ｉ−Ｃｕ合金であっても良いことはもちる
んである。更に、Ａ４層は３層以上の多層構造の場合に
も本発明が適用できる。さらに、ＭｏＳｉ２層の代シに
ＷＳ ｉ２． ＴａＳｉ２．ＮｂＳｉ２． Ｚ ｒ Ｓ
ｉ２゜Ｔ ｉＳ ｉ ２１ Ｖ Ｓ １２ 、Ｈｆ Ｓ
１２の金属シリサイド群から適宜選定して用いても効
果は同じである。
発明の効果
以上、本発明によれば、第１のＡ１層３の表面に連続し
て形成されたＭｏ Ｓ １２４が５００°Ｃ程度以下の
温度では酸化されることなく安定であシ、またＡｌおよ
びＡ１合金との抵抗接続もきわめて良好であった。さら
Ｋ、実験結果では、そのＭｏＳｉ２層の厚さが３００人
未満では第１のＡ７２層との接続が不安定となり、また
１５００人をこえると、第１のＡ１層との接続抵抗が犬
きくなシ、半導体の多層配線構造への実用には不適であ
ることが判明した。
て形成されたＭｏ Ｓ １２４が５００°Ｃ程度以下の
温度では酸化されることなく安定であシ、またＡｌおよ
びＡ１合金との抵抗接続もきわめて良好であった。さら
Ｋ、実験結果では、そのＭｏＳｉ２層の厚さが３００人
未満では第１のＡ７２層との接続が不安定となり、また
１５００人をこえると、第１のＡ１層との接続抵抗が犬
きくなシ、半導体の多層配線構造への実用には不適であ
ることが判明した。
上述の経験から、第１のＡ１層と第２のＡ１層との接続
を良好に行うには、そのＭｏ５１２層の厚さは３００人
〜１５０ｏ人であることが適消である。
を良好に行うには、そのＭｏ５１２層の厚さは３００人
〜１５０ｏ人であることが適消である。
第１図〜第３図は本発明の実施例を示す工程断面図であ
る。 １・・・・・・半導体基板、２・・・・・・熱酸化膜、
３・・・・・・第１のアルミニウム層、４・・・・・・
モリブデンシリサイド、５・・・・・・二酸化ケイ素膜
、６・・自・・コンタクトホール、７・・・・・・第２
のアルミニウム層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ど 第３図
る。 １・・・・・・半導体基板、２・・・・・・熱酸化膜、
３・・・・・・第１のアルミニウム層、４・・・・・・
モリブデンシリサイド、５・・・・・・二酸化ケイ素膜
、６・・自・・コンタクトホール、７・・・・・・第２
のアルミニウム層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ど 第３図
Claims (3)
- （１）半導体基板主面にアルミニウム膜まだは、アルミ
ニウム合金膜を減圧容器中で形成した後、前記半導体基
板を前記減圧容器内から取り出すことなく、前記アルミ
ニウムまたはアルミニウム合金膜上に金属シリサイド膜
を形成する工程と、前記金属シリサイド膜上に形成され
た絶縁膜を介して前記アルミニウム膜またはアルミニウ
ム合金膜に接続される金属膜を形成する工程を有するこ
とを特徴とする半導体装置の製造方法。 - （２）金属シリサイドには、ＷＳ ｔ２．ＭｏＳｉ２．
ＴａＳｉ２゜ＮｂＳｉ２．ＺｒＳｉ２．ＴｉＳｉ２．Ｖ
Ｓｉ２．ＨｆＳｉ２ から選ばれることを特徴とする特
許請求の範囲第１項に記載の半導体装置の製造方法。 - （３）金属シリサイド膜が、３ｏ〇八〜へ５００人の厚
みに形成されることを特徴とする特許請求の範囲第１瞠
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495882A JPS5934647A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495882A JPS5934647A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5934647A true JPS5934647A (ja) | 1984-02-25 |
Family
ID=15374145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14495882A Pending JPS5934647A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934647A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154048A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 配線およびその製造方法 |
| JPS63194327A (ja) * | 1987-02-09 | 1988-08-11 | Nippon Inter Electronics Corp | 半導体装置の製造方法 |
| US5238874A (en) * | 1989-11-09 | 1993-08-24 | Nec Corporation | Fabrication method for laminated films comprising Al-Si-Co alloy film and refractory metal silioide copper film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649541A (en) * | 1979-09-28 | 1981-05-06 | Seiko Epson Corp | Multilayer wiring structure for integrated circuit |
| JPS5726430A (en) * | 1980-07-24 | 1982-02-12 | Mitsubishi Electric Corp | Forming method for electrode and wiring layer of semiconductor device |
-
1982
- 1982-08-20 JP JP14495882A patent/JPS5934647A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649541A (en) * | 1979-09-28 | 1981-05-06 | Seiko Epson Corp | Multilayer wiring structure for integrated circuit |
| JPS5726430A (en) * | 1980-07-24 | 1982-02-12 | Mitsubishi Electric Corp | Forming method for electrode and wiring layer of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154048A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 配線およびその製造方法 |
| JPS63194327A (ja) * | 1987-02-09 | 1988-08-11 | Nippon Inter Electronics Corp | 半導体装置の製造方法 |
| US5238874A (en) * | 1989-11-09 | 1993-08-24 | Nec Corporation | Fabrication method for laminated films comprising Al-Si-Co alloy film and refractory metal silioide copper film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043451B1 (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| EP0334525A1 (en) | Method of etching a layer including polysilicon | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JPS5934647A (ja) | 半導体装置の製造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH07183299A (ja) | 銅配線の形成方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JPH07273120A (ja) | 半導体基板の処理方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JPH02260535A (ja) | 半導体装置の製造方法 | |
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| JPS62163341A (ja) | 高融点金属膜のパタ−ンニング法 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPH0589662A (ja) | 半導体装置の製造方法 | |
| JPS6135577A (ja) | ジヨセフソン接合素子 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JPS61121330A (ja) | 半導体装置の製造方法 | |
| JPS61196554A (ja) | 半導体集積回路装置 | |
| JPH0334237B2 (ja) | ||
| JPH01106435A (ja) | 半導体装置の製造方法 | |
| JPH0671000B2 (ja) | 半導体装置の配線形成法 | |
| JPS6041233A (ja) | 絶縁膜形成方法 | |
| JPS6048105B2 (ja) | 多層配線型半導体装置の製造方法 |