JPH01106435A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01106435A JPH01106435A JP62264134A JP26413487A JPH01106435A JP H01106435 A JPH01106435 A JP H01106435A JP 62264134 A JP62264134 A JP 62264134A JP 26413487 A JP26413487 A JP 26413487A JP H01106435 A JPH01106435 A JP H01106435A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- psg
- onto
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
本発明は半導体装置、特に配線材料にＣｕを使用する場
合の製造方法に関し、 Ｃｕ配線を酸化させることなく上記Ｃｕ配線上に絶縁膜
を形成することを目的とし、 ウェハ上に形成されたＣｕ配線の表面をエツチングした
後、電子サイクロトロン共鳴（Ｅ ＣＲ）プラズマを利
用したＣＶＤ法またはＲＦスパッタ法により、Ｓｔ ３
Ｎｇを上記Ｃｕ配線上に低温で成長させて絶縁膜を形
成することを含み構成する。
合の製造方法に関し、 Ｃｕ配線を酸化させることなく上記Ｃｕ配線上に絶縁膜
を形成することを目的とし、 ウェハ上に形成されたＣｕ配線の表面をエツチングした
後、電子サイクロトロン共鳴（Ｅ ＣＲ）プラズマを利
用したＣＶＤ法またはＲＦスパッタ法により、Ｓｔ ３
Ｎｇを上記Ｃｕ配線上に低温で成長させて絶縁膜を形
成することを含み構成する。
［産業上の利用分野］
本発明は半導体装置の製造方法に関する。更に詳しく説
明すれば、半導体装置の配線材料にＣｕを使用する場合
においてはＣｕ配線上に絶縁膜を形成する必要が生じる
が、このときのヒ記Ｃｕ配線上に施す絶縁膜の形成方法
に関する。
明すれば、半導体装置の配線材料にＣｕを使用する場合
においてはＣｕ配線上に絶縁膜を形成する必要が生じる
が、このときのヒ記Ｃｕ配線上に施す絶縁膜の形成方法
に関する。
［従来の技術］
近時のＬＳＩ等の高集積化に伴ない、その配線はいっそ
う微細化の傾向にある。このためエレクトロマイグレー
ションによって引き起こされる断線等が製品の信頼性低
下の原因になるという問題が生じる。従って配線材料に
はエレクトロマイグレーションに強い物質が要求される
。現在、この要求に応える配線材料としてＧｕの使用が
注目されている。
う微細化の傾向にある。このためエレクトロマイグレー
ションによって引き起こされる断線等が製品の信頼性低
下の原因になるという問題が生じる。従って配線材料に
はエレクトロマイグレーションに強い物質が要求される
。現在、この要求に応える配線材料としてＧｕの使用が
注目されている。
［発明が解決しようとする問題点］
しかし、Ｃｕは酸化しやすいので、Ｃｕ配線上に酸化防
止のための絶縁膜を形成する必要があるが、Ｐ Ｓ Ｇ
、 Ｓｉ０２はＣｕと反応しやすいので絶縁膜の材料
には不適当である。そこでＣｕと反応を起こさない５ｉ
３Ｎａ を上記絶縁膜の材料に使用する。
止のための絶縁膜を形成する必要があるが、Ｐ Ｓ Ｇ
、 Ｓｉ０２はＣｕと反応しやすいので絶縁膜の材料
には不適当である。そこでＣｕと反応を起こさない５ｉ
３Ｎａ を上記絶縁膜の材料に使用する。
従来のプラズマＣＶＤ装置によるＳｉ ３ Ｈａ膜の形
成方法では、半導体ウェハを高温加熱する必要があり、
このためＣｕが酸化されて配線抵抗が増大して半導体装
置の性能低下を招くという問題が生じる。
成方法では、半導体ウェハを高温加熱する必要があり、
このためＣｕが酸化されて配線抵抗が増大して半導体装
置の性能低下を招くという問題が生じる。
本発明は上記の問題点を解決するためのものであって、
Ｃｕ配線を酸化させることなく上記Ｃｕ配線上に絶縁膜
を形成することを目的とする。
Ｃｕ配線を酸化させることなく上記Ｃｕ配線上に絶縁膜
を形成することを目的とする。
［問題点を解決するための手段］
上記の問題点は、ウェハ上に形成されたＣｕ配線 ゛の
表面をエツチングした後、ＥＣＲプラズマを利用したＣ
ＶＤ法またはＲＦスパッタ法により、Ｓｉ３Ｎ４をト記
Ｃｕｆ！、線上に低温で成長させて絶縁膜を形成する工
程を有することを特徴とする半導体装置の製造方法によ
り解決される。
表面をエツチングした後、ＥＣＲプラズマを利用したＣ
ＶＤ法またはＲＦスパッタ法により、Ｓｉ３Ｎ４をト記
Ｃｕｆ！、線上に低温で成長させて絶縁膜を形成する工
程を有することを特徴とする半導体装置の製造方法によ
り解決される。
［作用］
ＥＣＲを利用したＣＶＤ法およびＲＦスパッタ法では基
板を加熱する必要がないので、Ｔ＆板温度を低く抑えら
れる。従ってＣｕを酸化させることのない低温で絶縁膜
を形成できる。
板を加熱する必要がないので、Ｔ＆板温度を低く抑えら
れる。従ってＣｕを酸化させることのない低温で絶縁膜
を形成できる。
絶縁膜の材料として用られるＳｉ３Ｎ４は加熱してもＣ
ｕと化学反応を起こさないので、Ｃｕｆ線上に絶縁膜を
形成した後の高温アニールが可能となる。
ｕと化学反応を起こさないので、Ｃｕｆ線上に絶縁膜を
形成した後の高温アニールが可能となる。
この結果、Ｃｕの耐酸化性が向上するとともにＣｕのグ
レインが成長してエレクトロマイグレーションに強い低
抵抗な配線が得られる様になる。
レインが成長してエレクトロマイグレーションに強い低
抵抗な配線が得られる様になる。
［実施例］
以下第１図に従って、本発明の一実施例であるＣｕ配線
上に絶縁膜を形成する工程を説明する。
上に絶縁膜を形成する工程を説明する。
Ｓｉ基板ｌの上に成長したＳ、０２膜２のコンタクトホ
ールを介して、バリアメタル膜としてＴｉＮ４を１００
０人、コンタクト膜としてＴｉｔ漠３を５００人、配線
膜としてＣｕ膜５を７０００人、を形成する（同図（ａ
））。
ールを介して、バリアメタル膜としてＴｉＮ４を１００
０人、コンタクト膜としてＴｉｔ漠３を５００人、配線
膜としてＣｕ膜５を７０００人、を形成する（同図（ａ
））。
更にこの上にＰＳＧ膜６を形成してパターニングする。
このとき基板温度は４２０’Ｃ位まで上昇するので、（
ｕ膜の表面が酸化されてしまう、上記ＰＳＧ膜６をマス
クとしてイオンミリングによりＣｕ膜５までカットし、
次いでＴｔ膜３とＴＩＷ２４をＳＦ！、でトライエツチ
ングする（同図（ｂ））。
ｕ膜の表面が酸化されてしまう、上記ＰＳＧ膜６をマス
クとしてイオンミリングによりＣｕ膜５までカットし、
次いでＴｔ膜３とＴＩＷ２４をＳＦ！、でトライエツチ
ングする（同図（ｂ））。
ＰＳＧマスクを除去し、スパッタまたは希硝酸による前
処理で、上記ＰＳＧマスクを形成する際に酸化したＣｕ
の表面（Ｃｕ酸化層５ａ）をエツチングする（（同図（
ｃ））。
処理で、上記ＰＳＧマスクを形成する際に酸化したＣｕ
の表面（Ｃｕ酸化層５ａ）をエツチングする（（同図（
ｃ））。
その上にＥＣＲを利用したＣＶＤ装置で、シラ７ （Ｓ
ｉＩ（ａ） １０ ［ｃｃ／ｍｉ“・］ ＋Ｎ・ ３０
＜［ｃｃ／ｍｉｎ、］、出力４００〜５００Ｗ、周波
数２．４５ＧＨｚ 、圧力１ ＋ｕ＋丁ｏｒｒの条件下
でＳｉ３Ｎ４ を５０００Ａ堆積させて５Ｉ３Ｎｓ膜７
を形成する（同図（ｄ））。
ｉＩ（ａ） １０ ［ｃｃ／ｍｉ“・］ ＋Ｎ・ ３０
＜［ｃｃ／ｍｉｎ、］、出力４００〜５００Ｗ、周波
数２．４５ＧＨｚ 、圧力１ ＋ｕ＋丁ｏｒｒの条件下
でＳｉ３Ｎ４ を５０００Ａ堆積させて５Ｉ３Ｎｓ膜７
を形成する（同図（ｄ））。
上記のＣＶＤ装とではプラズマの発生室と試料室が別々
に設けであるので、このときの基板温度は１５０’Ｃ以
下でありＣｕは酸化されない。その後、Ｎ２またはＮ２
＋ Ｈ２雰囲気中で６００°Ｃのアニールを行なうこ
とにより、エレクトロマイグレーションに強い配線が得
られる。
に設けであるので、このときの基板温度は１５０’Ｃ以
下でありＣｕは酸化されない。その後、Ｎ２またはＮ２
＋ Ｈ２雰囲気中で６００°Ｃのアニールを行なうこ
とにより、エレクトロマイグレーションに強い配線が得
られる。
絶縁膜形成前のＣｕのシート抵抗の値は１．７［牌Ω・
ａｍ’］であって、従来のプラズマＣＶＤ法によりＳｉ
ｓＮａ Ｎ２を形成したときのＣｕのシート抵抗の値は
３．５［ｐＬΩ・ｃｍ］であるが、本発明の方法による
絶縁膜形Ｊ＆後のＣｕのシート抵抗゛の値は変化がない
、従って、Ｃｕの低抵抗率を生かした配線が得られる様
になり、装置の件部向上に効果がある。
ａｍ’］であって、従来のプラズマＣＶＤ法によりＳｉ
ｓＮａ Ｎ２を形成したときのＣｕのシート抵抗の値は
３．５［ｐＬΩ・ｃｍ］であるが、本発明の方法による
絶縁膜形Ｊ＆後のＣｕのシート抵抗゛の値は変化がない
、従って、Ｃｕの低抵抗率を生かした配線が得られる様
になり、装置の件部向上に効果がある。
上記の実施例では絶縁膜をＥＣＲを利用したＣＶＤ法に
より形成したが、ＲＦスパッタ法テ形成してもよい。こ
の方法による実施例を説明すると、先の実施例と同様の
方法でエツチングの工程（第１図（Ｃ））まで行なった
後、Ａｒガスを使って出力２ｋＷ、圧力１ 、７ Ｘ
１０−３Ｔｏｒｒの条件下でＲＦスパッタ法により５ｎ
Ｎａ−１１Ｑを形成する。このときの基板温度も１００
〜１８０°Ｃ程度であるからＣｕは酸化されない。
より形成したが、ＲＦスパッタ法テ形成してもよい。こ
の方法による実施例を説明すると、先の実施例と同様の
方法でエツチングの工程（第１図（Ｃ））まで行なった
後、Ａｒガスを使って出力２ｋＷ、圧力１ 、７ Ｘ
１０−３Ｔｏｒｒの条件下でＲＦスパッタ法により５ｎ
Ｎａ−１１Ｑを形成する。このときの基板温度も１００
〜１８０°Ｃ程度であるからＣｕは酸化されない。
［発明の効果］
本発明により５１３Ｎａ膜をＣｕ配線上に酸化すること
なく形成出来る様になるので、低抵抗かつエレクトロマ
イグレーションに強く信頼性の高い配線が得られる様に
なり、従って集積回路のよりいっそうの高集積化および
微細化に効果がある。
なく形成出来る様になるので、低抵抗かつエレクトロマ
イグレーションに強く信頼性の高い配線が得られる様に
なり、従って集積回路のよりいっそうの高集積化および
微細化に効果がある。
第１図は、本発明の方法に係る一実施例によるＣｕ配線
上に絶縁膜を形成する工程の説明図である。 （符号の説明） ｌ−・・Ｓｉｉ基板、 ２・・・Ｓ、０２膜、 ３・・・Ｔ＋膜、 ４・・・Ｔ、Ｎ膜、 ５・・・Ｃｕ膜、 ５ａ・・・Ｃｕｍ化層、 ６・・・ＰＳＧ膜。 ７・・・５１３Ｎａ 膜。 Ｃ−Ｏ
上に絶縁膜を形成する工程の説明図である。 （符号の説明） ｌ−・・Ｓｉｉ基板、 ２・・・Ｓ、０２膜、 ３・・・Ｔ＋膜、 ４・・・Ｔ、Ｎ膜、 ５・・・Ｃｕ膜、 ５ａ・・・Ｃｕｍ化層、 ６・・・ＰＳＧ膜。 ７・・・５１３Ｎａ 膜。 Ｃ−Ｏ
Claims (1)
- ウェハ上に形成されたＣｕ配線の表面をエッチングし
た後、電子サイクロトロン共鳴プラズマを利用したＣＶ
Ｄ法またはＲＦスパッタ法により、Ｓｉ＿３Ｎ＿４を上
記Ｃｕ配線上に低温で成長させて絶縁膜を形成する工程
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62264134A JPH01106435A (ja) | 1987-10-20 | 1987-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62264134A JPH01106435A (ja) | 1987-10-20 | 1987-10-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106435A true JPH01106435A (ja) | 1989-04-24 |
Family
ID=17398933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62264134A Pending JPH01106435A (ja) | 1987-10-20 | 1987-10-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106435A (ja) |
-
1987
- 1987-10-20 JP JP62264134A patent/JPH01106435A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US5736455A (en) | Method for passivating the sidewalls of a tungsten word line | |
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| JPH0577327B2 (ja) | ||
| US4585515A (en) | Formation of conductive lines | |
| US4742025A (en) | Method of fabricating a semiconductor device including selective etching of a silicide layer | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| JP2918167B2 (ja) | 半導体装置の製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JPH01106435A (ja) | 半導体装置の製造方法 | |
| JP2865517B2 (ja) | Ｔｉ／ＴｉＮ／Ｗ膜のドライエッチング方法 | |
| JPH0642484B2 (ja) | 半導体装置の製造方法 | |
| JPS6197826A (ja) | 半導体装置の製造方法 | |
| JPS5934647A (ja) | 半導体装置の製造方法 | |
| RU1389603C (ru) | Способ создани металлизации интегральных схем | |
| JPH07297146A (ja) | コンタクト形成方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPH02114641A (ja) | 半導体装置の製造方法 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| JP3415739B2 (ja) | 半導体装置の製造方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPH02271630A (ja) | 半導体装置の製造方法 | |
| JPS624317A (ja) | 半導体集積回路の製造方法 | |
| JPS5856421A (ja) | 半導体装置の製造方法 | |
| JPH04350938A (ja) | 半導体装置の製造方法 |