JPS5934758A - フアクシミリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、制御系を改良したファクシミリ装置に関する
ものである。

従来例の構成とその問題点 従来のファクシミリ装置においては、（イ）装置の制御
系および符号化・復υ化部をラシタＡ　ｒＪシックのみ
で構成したり、（ロ）高速１イ１を宏する？’ｌ’　＞
；化・復号化部をランダムロジックで構成する−・力、
高速性を要しないその他の制御部をマイクロコンピュー
タ・システムで構成したり、（ハ）装置の制御系および
符号化・複−υ化部をバイポーラのピッｌ−スライス型
マイクロブセソ゛す゛を組み合わ萌た高速処理可能なマ
イクロコンピュータ・シスデＪ・ｆ　Ｊ７ｆｉ　成した
りしていた。

しかし、（イ）の場合には、複ｉ′１１な制御が困１）
’Ｍ）であるという欠点があった。また、（ロ）の場合
にｄｌ、高速な回線速度（４８Ｋ　Ｂ　Ｐ　Ｓ　／　ｓ
ｅｃ　）に適応できないと言う欠点があった。さらに、
（イ）、（ロ）お上ひｅ→の場合とも、ハードウェアが
複雑になり、コストが高くなったり、σし用件がなく、
機種７１Ｊに大幅なハードウェアの設計変更をイｊ′う
必要がある′；りの欠点があった。

発明の目的 本発明は、前記従来の欠点を解消するへくなされたもの
で、複雑な制御をソフトウェアのみにょって容易に実現
でき、高速な回線速度にも適応でき、ハード回路を小規
模とすることができ、かつスキャナーやプロッタのｈ式
の相違、速度および画幅の和ｉへ１０等にもソフトウェ
アのみによって対応でき、θし用件があり、複数機種に
対しバードウテアを共通化し、機種毎に制御系のハード
ウェアを大幅に設計変更する必要をなくすことができる
ファクシミリ装置を提供することを目的とする。

発明の構成 本発明のファクシミリ装置は、中火処理装置、ＲＯＭお
よびＲＡＭを有してなるマイクロコンピュータ・システ
ムと、原稿を読取走査するスキャナと、記録を行うブロ
ックと、ラインメモリと、モデムと、それぞれ大規模集
積回路からなり、前記マイクロコンピュータ帝システム
のアドレス空間内にある入出力機器として同コンピュー
タ・システムの共通バスに接続されたシステム・インタ
フェーヌーアダプタ、メモリｅインタフェース中アダプ
タ、帯域圧縮・伸長アダプタおよび通信インタフェース
・アダプタとを有してなり、前記システム・インタフェ
ース・アダプタは、前記スキャナおよびｒ＋ｉＪ　；￥
己メモリ・イノタフエース・７′タフ′夕からそれぞれ
告、用シリアル人カポ−１をＪ出して画情報（本明細書
においては、イ゛１号化されない画情報を指すものとす
る）をシリアルに人力’ｉ　ｉｉ’＋’、、ｌｊ！Ｉ　
ＲＩ２ブロックおよび前記メモリ・インクツゴース・ア
ダプタへそれぞれ虎用シリアル出勾ボートを通して画情
報をシリアルに出力用能、かつ前記画情報の入出力間に
、画幅変換、１１１１“１“１１７１線％反変換、１ラ
イン読取時間変換、１ライン記ｇ：Ａ　ｌｌ、１ｉ間変
換および画像縮小処理を失行呵能であり、前記メモリ・
インタフェース・アタブタハ、Ｉｉｌ　記ンステム・イ
ンタフェース・アダプタに２１　Ｌ　１．’ｌ用シリア
ル人出力ボートを通して画情報をシリアルに人出ノ月り
能、前記ラインメモリをパラレルに直拐アクセス可能、
前記共通バスに対し画情報をパラレルに入出力可能、か
つ人力した画情報に文字情報を挿入可能であり、前記帯
域圧縮・伸長アクブタは、１）１（記メモリ・インタフ
ェース・アダツブりに列し＋、ｌｌシリアル入出力ボー
トを通して画情報をシリアルに入出力ｉｉＪ能、かつ前
記共通バスに符号化情報をパラレルに入出力可能である
とともに、１１１丁記画情報および符号化情報の人出方
間に、−次元符号化、二次元符号化、−次元復号化およ
び二次元復号化、処理を行うようになっており、前記通
信インタフェース・アダプタは、前記モデムに苅し専用
シリアル入出力ボートを通してデータをシリアルに人出
力１げ能、かつ前記共通ハスに対しデータをパラレルに
入出ノ月１丁能であり、前記データの人出方間に、ファ
クシミリ伝送手順におけるところの、・要求される装置
の識別と選択のだめのメツセージ前手順、メソセージ伝
送、並びにメツセージの終了と確認および複葉１・゛ギ
メント手順を含むメツセージ後手順に関するデータ処理
を行うようになっており、さらに前記各アダプタには、
前記共通バスに接続され、１〕ＩＩ記各アダプタの動作
を制御するコマンド情報を前記共ｊｍバヌを通して前記
中央処理装置により設定されるコマンド・レジスタと、
前記共通バスに接続され、前記各アダプタの内部ステー
タス情［［Ｍ−１−るステータス・レジスタとが設けら
れているものであり、＋）ｉｌ前記イク１７コンピユー
タ・システムの中央処理装置１′１は、１ｉｉｌ記各ア
ダプタに設ケられたコマンド・レジスタに、各アダプタ
の動作モート゛および動作開始・終了を指・Ｊ′。

するコマンド情報をりえるのみて、ソアクンミリ画情報
を直接処理することなく、スキャナ、ゾ゛ＩＪツタおよ
びモデムとのデータインターフェースをに−ｆうことか
でき、まだ、１’＋ｉｌ記共１山バス−１，に、画情報
および杓り′化情報の両刃を容易に人出力できるもので
ある。

実施例の説明 １は汎用マイクロブロセノザからなる中火処理装置（以
］−１ＣＰＵと略記する）、２は）（ＯＭ、３はＲＡＭ
、４は［）ＩＩ記ＣＰＵ１、ＲＯＭ２およ０・ＲＡＭ３
等からなるマイクロコンビュークーンステｌ、の共通バ
スである。

５は記録をイ１うプロッタ、６は読取走査を行うスキャ
ナ、アは最大６４にビットのラインメモリ、８はモデム
、９は水晶発振器、１６は共通ハス４に接続されたダイ
レクト・メモリ・アクセス・コントローラである（息子
、ＤＭＡＣと略記する）。

１０はシステム・インタフェース・アダプタ（以１・Ｓ
ＩＡと略記する）、１１はメモリ・インタフェース・ア
ダプタ（以下、ＭＩＡと略記する）１２は帯域圧縮・伸
長アクブタ（以下、ＢＣＦ、Ａと略記する）、１３は通
信インクフェース・アダプタ（以下、ＣＩＡＪ略記する
）であり、これらの４つのアダプタ１０〜１３は、それ
ぞれ大規模集積回路（１以−１−１ＬＳＩと略記する）
がらなり、前ｉｆ己マイクロコンヒ０．−ターシヌテム
のアトルヌ空間内にあるｌ１０（！−して、共通バス４
に接続されている。

＋ｆｉｒ記５ＩＡ１０は、画情報制御部１０１、タイマ
１０２およびクロック発生部１０３等を弔−〇崖導体基
板に一体的に集積形成してなるものであシ、前記画情報
制御部１０１、タイマ１０２およびクロック発生部１０
３には、共通バス４に接続されるコマンド・レジスタお
よびステータス・レジスタ（図示せず）が設けられてい
る。

そして、この５ＩＡ１０は、スキャナ６および前記ＭＩ
Ａ１１からそれぞれｉ、ｌ、１用シリアル人勾丁−１・
を通して画情報をシリアルに人ノ月す能、＋１ｉｌ記ブ
ロック５および１）七１己ＭＩＡ１１へそれぞれｊｌ、
す１１シリアル人カポー１−をｊｎ　して画情報をシリ
アルに出力ｉｉＪ能、かつ前記画情報の人出方間に、画
幅変換、副走査密度変換、１ライン１：・超ＩＶ、ＩＩ
、’ｉ問お」、び記録時間変換、並０・に画像縮小等の
処理を実（＋’するほか５．ｉＬ！録ザンソ°りンク・
り１Ｊツクの速１１コの設定等を行うようになっている
。

まだ、この５ＩＡ１０の動作の開始・終ｒおよび動作モ
ードは、ＣＰＵ１により共通ハス４を通して前記コマン
ド・レジスタに設定されるコマンド情報によって制御さ
れるようになっている。

前記ＭＩＡ１１は、ライ／メモリ制１ｊ１１部１１１、
ＭＩＡ共通バス制御部１１２およびギヤ′ノクク制御部
１１３等を中−の半＋４体基板に一体的に（Ｉ偵形成し
てなるものであり、１）ＩＩ記Ｍ　Ｉ　Ａ　Ｊ’Ｘ１ｌ
ｎハス制御部１１２およびキャラクタ制御部１１３には
、共通バス４に接続されるコマンＩ・・レジメタおよび
ステータス・レジスタ（図示せず）が設けられている。

そして、このＭＩＡｌ　１は、５ＩＡ１０に対ｌ−専専
用シリアル大人出力ボートを通して画情報をシリアルニ
人出力可能、ラインメモリ７を４ビットパラレルに直接
アクセス可能、かつ共通ハス４に対し画情報を８ビソト
パランルに入出力ロ■能であり前記人出力の速度変換を
行うことができるほか、人力しだ画情報に、キャラクタ
制御部１１３から出力される文字情報を挿入可能となっ
ている。

寸だ、このＭＩＡｌ　１の動作の開始・終了および動作
モートは、ＣＰＵ１によりＪＩ、通ハス４を通してこの
ＭＩＡｌｌの前記コマンド・レジスタに設定されるコマ
ンド情報に是づいて制御される。

１ｉＪｉｉ３Ｂ　Ｇ　Ｅ　Ａ　１２は、符号化・復号化
部１２１およびＢＣＥＡ共通バス制御部１２２等を単一
の゛１′導体阜、板に一体的に集積形成してなり、前記
共通バス制御部１２２には、共通バス４に接続されるコ
マンド′・レジスタおよびステータス・レジスタ（図示
せず）が設けられている。

そして、とのＢＣＥＡｌ２は、ＭＩＡｌ　１に対しりｙ
用シリアル人出カポ−１−を通して画情＋１３をシリア
ルに双方向に入出力１す能、かつ」１．１山ハメ４に符
ツ・化情報を８ビツトパラレルにメ’Ｉ　）ｊ　１１’
ｔｌ　Ｕこ入出力ｉｌ目止であるとともに、１）ＩＩ記
自画情報よび？’ｌシ’化情報の人出方間に、符υ化・
１１７１合化部１２１により、ＣＧ’　Ｉ　Ｔ　Ｔ勧告
Ｔ、４による一次几ｒｌシじ化、−１次元符号化、−次
元復号化および二４次几復シ３化処理を行うようになっ
ている。

”ｌｋ、コ（７）　Ｂ　ＣＥ　Ａ　１２　（７）動ｆ’
ｌ’７）開始”終ｒｉ；−よひ動作モー１−は、ＣＰＵ
１により１１通ノ・ス４を通してこのＢＣＥＡｌ　２の
前記コマン１−′・レジスタに設定されるコマンド゛情
報によ−）て制ｄ１１１さノ土る。

ｎ１Ｈａｃ　Ｉ　Ａ　１３は、モテム制御部１３１およ
びＣＩＡＩ通ハス制御部１３２　！！；からなり、［）
ＩＩ記ｊ１、通バス制御部１３２には、共通ノ・ス４に
それぞれ接続サレるコマンド・レジスタおよびステータ
ス・レジスタ（図示せず）が１没けられている。

ソシテ、こ（７）ＣＩＡ１３ｒｊ、モテム８に７．１し
データを専用シリアル人出カポ−１−を通してシリアル
に入出力ｉｉＪ能、かつ共託バス４に対し７デークをパ
ラレルに人出力１１■能であり、１ｉｉｌ記データの人
出方間に、ＧＧＩＴＴ勧＜１；、　７　、３０のファク
シミリ伝送手順のフゴイズＢ（安水される装置の識別と
選択のためのメツセージ前手順）、フェイスＣ（メツセ
ージ伝送）、フェイスＤ（メノセーンの終了と確認およ
び複葉１・−ギメント手順を含むメツセージ前手順）の
データ処理をイ１うようになっている。

件だ、このＣｌＡ１３の動作モーｌ−′は、ＣＰＵ１に
より共通ハス４を通してこのＣｌＡ１３の前記コマンド
・レジスタに書き込寸れるコマンド情報によって制御さ
れる。

なお、Ａ−には何れもデータの侶３線を示しており、Ａ
はスキャナ６から画情報制御部１０１への信号線、Ｂは
画情報制御部１０１からブロック５への信号線、Ｃ（ｌ
Ｓｌ：画情報制御部１０１からラインメモリ制御部１１
１への信号線、Ｄはラインメモリ制御部１１１から画情
報制御部−０１への信号線、Ｅはラインメモリ７とライ
ンメモリ制御部１１１との間の信号線、Ｆは共通バス４
とＭＩＡ共通ハス制σ１１１部１１２お」、ひＡヤノク
タ制６印部１１３との間の（ｔ！’　；〕線、Ｇはライ
ンメ士り制ｒ１１１１部１１１と符写化・複合化部１２
１との間の（１、ジノ線、Ｈは共通ハス４とＢ　ＣＥ　
Ａ　Ｊｌ、涌ハス制（１４部１２２との間のイｒｉυ線
、工は」１．：通ハス４とＣＩ　Ａ　Ｉｔ、通ハス制御
部１３２との間のイ１．シシ線、Ｋに１、」１．１山ハ
ス４と）ｌＡＭｌ　１との間の信υ線をボしている、。

次に、ファクシミリ装置の」１１、木切（′１である馬
１．１１・、′：１コピーモード１１ｊ」、ＤｉＣ稿送
イ１ｊモーｒ　ｎ、’；および原（Ｙ：ｉ°ｊ受信受信
モー金時として、本実ｂ（ｌｉ例の動１′１を説明する
。

Ｃｌ１ｉｔ稿コピー・モー１・時Ｊ 捷す、ＣＰＵ１により、５ＩＡ１０およ（Ｊ’ＭＩＡ１
１のコマンド・レジスタＫ　ｊ助作モート（７）　初１
！Ｊｌ設定が行われる。すなわち、５ＩＡ１０のコマノ
ド゛・レジスタには、１ライン読＋１ｙ時間および記録
時間（０，１２５〜３２　ｍ５ｅｃ　）、記録速１＊：
　（２，１ＭＨ２〜１６．４ＫＨ２）、−１：走査画幅
（３２〜８１９２ピッｌ−）、縮小のイＪ’　ｊｊｊｌ
ｌおよびコピー・モー１を指示するコマンド゛情報が１
１トき込−１ノしる。′！ｊだ、ＭＩＡｌ　２のコマン
ド・レジスタには、画情報の入力ボートおよび出カポ−
１・を５ＩＡ１０に指定するコラン１−゛情報、並ひに
主走査画幅（３２〜８１９２ピノ１−）および文字情報
に関する設定を指示するコマンド情報が書き込−１：れ
る。

ぞして、動作の開始、終了は、５ＩＡ１０およびＭＩＡ
ｌ　１のコマンド・レジスタに設けられたベージピッ１
−に、ＣＰＵ１により、それぞわ＋１１１１、○″　が
設定されることによりイーｔわれる。

このコピー・モード時のデータの流れは次のようになる
。

スキャナ６からの自情報は、５ＩＡ１０の画情報制御部
＋部１０１にハシ１−′シエイクにより、シリアルに人
力され、この人力された画情報が前記初期設定に基づい
て、そのまま、または同制御部１０１において画幅変換
および画像縮小処理を行われた後、同制御部１０１から
ＭＩＡｌｌのラインメモリ制御部１１１にハンドシェイ
クによりシリアルに出力される。

、前４、記ラインメモリ制御部１１１に人力された画情
報は、ｎｉＩ記初期設定により文字情報の挿入か指示さ
れていない場合には、文字情報との合成をイ１われるこ
となく、寸だ前記初１ｊｉｌ　、没′、ｅにより文字情
報の挿入が指ｊＪ’Ｚされている場合には、回”ンイノ
メモリ制御部１１１においてキャ゛ノクク１１．（１１
１部１１３から出力される文字情報と合成されて、ライ
ンメモリ了に男き込外れる。このようにして゛ラインメ
モリ了に一時蓄えられた画情報は、次に、山ひ゛ンイン
メモリ制徊１部１１１に読み出され、５ＩＡ１０の画情
報制御部１０１にハシ１−ンゴイクによりｆ１■度人力
され、同制御部１０１からフＩノック５にハンドシェイ
クにより１ｌｌｌｌ力される。

なお、前記各プｌフック間のハシ１−シェイクは、それ
ぞれのブロックを’ｉ！：ｉ視することにより（ｉわｈ
る。

以」−の結果、このコピー・モード１１．ｌＪのデータ
の流れは、 Ａ　−＋　Ｃ→Ｅ→Ｅ→Ｄ→Ｂ となる。

こ、こにおいて、画情報がラインメモリ７に−，−１，
ｊ蓄えられることから、スキャナ６とプロッタ６の速度
が異っていても、コピー動作が支障なく行われる。

丑だ、スキャナ６から５ＩＡ１０への画情報の人力に際
しては、原稿の副走査送りを行うだめのパルスが５ＩＡ
１０からスキャナ６に出力される。

寸だ、同様にして、５ＩＡ１ｏからブ゛ロノタ５への画
情報の出力に際しては、記録紙の副）１ミ査送りをイＩ
うだめのパルスが、５ＩＡ１０からプロッタ５へ出力さ
れる。そして、タイマ１０２は、１）１１記各場合のパ
ルス数を、副走査送りの制御等のために旧敵する。なお
、クロック発生部１０３は、水晶発ＩＭｇ　ｇ＋　９の
出力に基づいて、ｒ）ｉｌ　記パルス痔の出力に必要な
りロックを発生するものである。

〔原稿送信モード時および原稿受信モート′時〕原稿の
送信および受信は、ＧＣＩＴＴ勧告Ｔ。

３の文忠伝送用クループ２（以下、Ｇ２と略記する）に
標ｉ’ｆ、６．化されている符号化を伴わない画情報伝
送と、ＣＣＩＴＴ勧告Ｔ、４の文書伝送用クループ３（
以−ト、Ｇ３と略記する）に標準化されている符号化情
報伝送とのいずれかが選択されて、次のように行われる
。

（イ）Ｇ２送送信 寸ず、ＣＰＵ１により、」いＩＤハス４を通しで５ＩＡ
１０、Ｍ　Ｉ　Ａ　１１およびＣｌＡ１３のコマンド”
・レジヌクに初期設定が（ｊわれる。

すなわち、５ＩＡ１０のコマンド・レジスタには、１ラ
イン読取時間、−１−走査１＋ｌ＋ｉ幅、−１，走−を
両端カッＩ−のイＪ無、画像線１小のイ１’　：Ｑｌｌ
ｌ、および送（１，モート゛を指示するコラン１−情報
か設定され、ＭＩＡｌｌのコマンド・レジスタには、画
情報の人力；に−１・をＳ工Ａ１０に、画情報の出カポ
−１−を」１、通バス４にそれぞれ指定するコマンド情
報１．＋１＜　Ｕ’にｉ（］１２査画幅および文字情報
に関する設定をイー１゛うコマンド情報がどき込１れる
。さらに、ＣｌＡ１３のコマンド・レジスタには、Ｇ２
送伯モー１−を指示するコマンド情報が書き込まれる。

丑だ、動作の開始、終了は、前記コピー・モード時と同
様に、５ＩＡ１０およびＭＩＡｌｌのコマンド・レジス
タに設けられているベーンヒノ１゛に、ＣＰＵ１により
、それぞれ’１”、”Ｏ”が設定されることにより行わ
れる。

この０２送信時には、データの流れは次のようになる。

スキャナ６からの画情報は、前記コピ一時の場合と同様
の経緯をたどって、ラインメモリ７に書き込捷れ、同メ
モリ７に一時蓄えられた後、再ひラインメモリ制御部１
１１に読み出され、ｂｉ　Ｉ　Ａ共通バス制御部１１２
でシリアル／パラレル変換される。そして、同共通ハス
制御部１１２からバイト単位で共通バス４を通してＣＩ
Ａ共通／ペヌ制御部１３２に転送される。

ここにおいて、各共通バス制御部１１２Ａ、１２２およ
び１３２からのデータの転送および各共通バス制御部１
１２　、１２２および１３２へのデータの転送において
は、ＣＰＵ１を介して行うプロクラムモード転送と、Ｃ
ＰＵ１を介することなく、ＲＡＭ３．Ｔｈの間で直接転
送を行うダイレクト・メモリ・アクセス（以下、ＤＭＡ
と略記する）転送との両方が可能である（なお、ＤＭＡ
転送の制御時においては、高速性が必要とされないので
、１述のＭＩＡ共通バスｒｌＩＩ蹄１１部１１２からＣ
Ｉ　Ａ　Ｉ、仙バヌ制御部１３２への画情報の転「久に
ｔ、）ｉｉｌ記ゾ゛１１クラｌ、モード転送呼／こはＤ
ＭＡ転送の何れによ−１でもよい（なお、１）１１記Ｄ
ＭＡ転送の場合、画情報はＦ　−＋　Ｋ　、Ｋ　−＋　
Ｉの経路を辿ることになる）、。

そして、ＣＩＡ共通ハス制御部１３２へ転送された画情
報は、モデム制御部１３１により、シリアルにモデム８
に出力される。

すなわち、この場合のデータの流れは、Ａ　−＋　Ｃ−
＋　Ｅ→Ｅ→Ｆ→（Ｋ→に→）Ｉ→Ｊのようになる。

（ロ）　　Ｇ３送信時 丑ず、ＣＰＵ１により、５ＩＡ１０．ＭＩＡｌ　１　、
ＢＣＩｉ：ＡＩ　２およびＣｌＡ１３のコマン１−′・
レジスタに初期設定が行われる。

すなわち、Ｓ工Ａ１０のコマン１−′・レジスタには、
前記Ｇ２送信時と同一のコマンド情報情報が、１１き込
まれる％、Ｍ　Ｉ　Ａ　１１のコマンド′・レジスタに
も画情報の出力ボートをＢＣＥＡｌ　２に指定する以外
は、前記Ｇ２送信時と同じコマンド情報が書き込まれる
。ＢＣＥＡ１２のコマンド・レジスタには、−次元１１
号化または二次元ｒ１号化の選１ツクと、それに心安な
設定をイ１うコマンド情報情報が書き込寸しル。さらに
、ＣｌＡ１３のコマン１−゛・レジスタには、Ｇ３送伯
モードを指示するコマンド情報がノ）き込まれる。

寸だ、動作開始、終了は、５ＩＡ１０．ＭＩＡｌｌおよ
びＢＣＥＡｌ　２のコマンド−レジスタに設けられてい
るページビットに、ＣＰＵ１により、パ１　′′、°′
０”がそれぞれ設定されることにより行われる。

このＧ３送信時には、データの流れは次のようになる。

スキャナ６からの画情報は、１１１１記コピ一時秒よび
Ｇ２送信時と同一の経緯を経てラインメモリ７に書キ込
まれる。このラインメモリ７に一時蓄えられた画情報は
、再びラインメモリ制御部１１１に２み出され、ＢＣＥ
Ａｌ　２の符号化・復号化部１２１に入力され、回部１
２１てｉｔシ；化されてイ“１号化情報に変換される。

前記符号化情報は、ＢＣＥＡ共通ハス制可１部１２２に
よりシリアル／パラレル変換され、Ｄ　ＭＡ転送により
ＨＡ　Ｍ　３を経１１１シてＣｌＡ１３へ転送され、さ
らに同ＣｌＡ１３からモテノ・８へ出力される。

すなわち、この場合のデータの流れｆｌ：ｊ：、Ａ　−
＋　Ｃ−＋　Ｅ−＋Ｅ→Ｇ→Ｈ→に→に→工→Ｊのよう
になる。

（／→　Ｇ２受イＦｉ時 まず、ＣＰＵ１により、Ｓ　Ｉ　Ａ　１０　、１／Ｉ　
Ｉ　Ａ１１およびＣｌＡ１３のコマンド゛・レジメタに
初期設定が行われる。

すなわち、５ＩＡ１０のコマンＩ−・レジスタには、１
ライン記録時間、１°疋査１１ｂｉ幅、１１１−杏１′
百１゜ガイ；１加（各ラインの両側に自信υを１．１加
する処理）の有無、記録ザンプリンタ・クロックの速度
および受信モードを指示するコマンド情報がｆｉ！き込
まれ黴。’！？ｖ、ＭＩＡｌｌのコマン１−′・レジス
タには、出力ボートを５ＩＡ１０に指定するコマンド情
報、並びに主走査画幅および文字情報に関する指示を行
うコマンド情報が見（き込捷れる。さらに、ＣｌＡ１３
のコマントルジヌタには、Ｇ２受信モードを指示するコ
マンド情報がすｔき込まれる。

また、動作の開始、終了は、５ＩＡ１０およびＭＩＡｌ
　１のコマンド・レジスタのベージビットに、ＣＰＵ１
により、１　”または”Ｑ”かそれぞれ設定されること
により行われる。

このＧ２受伯時に（４、データの流れは次のようになる
。

モデム８からのデータは、ＣｌＡ１３のモデム制御部１
３１にシリアル人力され、ＣＩＡ共通バス制御部１３２
によりシリアル／パラレル変換すれ、同制御部１３２か
らプログラムモード転送まだはＤＭＡ転送により、ＭＩ
Ａｌ　１の共通バス制御部１１２にバイト単位で転送さ
れる。このようにしてＭＩＡ共通バス制御部１１２に転
送されてきたデータは、間部１１２によりパラレル／シ
リアル変換された」二、ラインメモリ制御部１１１によ
り、そのまま、まだはキャラクタ開側１部１１３から出
力される文字情報と合成されて、ラインメモリＴにｐ引
き込まれる。

このラインメモリ７に一時蓄えられた画情報は、丙ひラ
インメモリ制御部１１１に読み出され、５ＩＡ１０の画
情報制御部１０１にハン１”シゴイクによりシリアルに
入力され、さらに同画情報制御部１０１からブロック５
にハントシェイクに」二す出力される。

すなわち、この場合のデータの流れは、Ｊ→工→Ｆ＋Ｅ
→Ｅ→（Ｋ−＋に→）Ｄ→Ｂとなる。

に）　　Ｇ３受イＦｒ　ｌＬ’１ 捷ず、５ＩＡ１０．ＭＩＡｌｌ　、ＢＣＥＡ１２および
ＣｌＡ１３のコマンド・レジスタに初期設定が行われる
。

すなわち、５ＩＡ１０のコマン１−′・レジメタンζは
、Ｇ２受信時と同一のコマンド’ｌＴ’ｉ報が２１き込
まれ、ＭＩＡｌｌのコマン１〜′・レジヌクにも、画情
報の人カポ−）ｉＢｃＥＡ１２にするほかは、Ｇ２受信
時と同一のコラン１−′情報が設定される。捷７’（、
ＢＣＥＡ１２のコマンド・レジスタには、−次元復号化
捷だは二次元符号化の選択およびその選択に必安な設定
を指示するコマンド情報、ＣｌＡ１３のコマンド・レジ
スタＫ　ｉｉ　、Ｇ３　受（７モート゛を指示するコラ
ン１−゛情報が書き込まれる。

また、動作の開始２終了は、５ＩＡ１０．ＭＩＡｌｌお
ｊ：びＢｃＥＡ１２のコマンド・レジスタのベージビッ
トに、ＣＰＵ１により、１”′まだは”ｏ”がそれぞれ
設定されることにより行われる。

このＧ３受（？ｉ１１．’＋のデータの流れは次のよう
になる。

モデム８からの符号化情報は、ＣｌＡ１３のモデム制■
１部１３１にシリアルに人力され、続いてＣＩＡ共通バ
ス制御部１３２によりシリアル／パラレル変換され、さ
らにプロクラムモード転送またはＤＭＡ転送によりＢＣ
ＫＡ１２の共通バス制御部１２２にバイト単位で転送さ
れる。

１）１１記ＢＣＥＡノ１戦バス制御部１２２に転送され
た符号化情報は、ｒ１号化・復υ化部１２１により、復
号化され、さらにこの復号化された画情報ｒ［、ＭＩＡ
ｌ　１のラインメモリ制御部１１１にシリアルに出力さ
れる。こうしてラインメモリ制犯１部１１１に人力され
た１Ｉｌｌｌ　’ｌ’＋’１報は、・区、リンな場合に
Ｑよギヤラフ制御部１１３から出力される文字情報と合
成され、また必要ない場合にはｌ’＋ｉｌ記文字情報と
の合成を行われることなく、同ラインメモリ制御部１１
１から前記Ｇ２受伯時と同一の経１．ｊｐをたど−）で
プロッタ６に出力される。

すなわち、この場合のデータの流れは Ｊ→工→（Ｋ→に→）　Ｈ−＞　Ｇ　−＞　’Ｅ→Ｅ→
Ｄ　−＞　Ｂとなる。

なお、＋ｉｉＪ記コピ一時、送ｆｉｉ時、受イ＋：ｉｌ
＋、’、において５ＩＡ１０、ＭＩＡｌ　１、ＢＣＥ図
１２およびＣｌＡ１３の内部ヌデータヌは、各アダプタ
１０〜１３に設ケられている＋′Ｉｉｊ記ステータス・
レジスタにそれぞれ保持される。そして、ＣＰＵ’１は
それらのヌデータヌ・レジヌクを監視しながう、各アダ
プタ１０〜１３の開脚を（−ｊう。

第２図は、本発明のファクシミリ装Ｍを符す変換機とし
て用いた実施例のブ「１ツク図を示す。

蓄積交換機雪の、ある符号化方式の端本からのデータを
人力し、このデータを−ｌ、メモリに蓄積してから、異
なる符号化方式の端末へ出力する場合には、ｒｊ号変換
を行う必要がある。この第２図の￥施例は、−次元符号
化方式で人力したデータをニニ次元イで１弓化力式に変
換して出力する場合の例である。

同図において（Ｉ　）　、　（ＩＩ　）は、それそわａ
ｉｉＬ−４第１図における５ＩＡ１０．ＭＩＡｌｌ、Ｂ
ＣＥＡｌ　２　、ＣｌＡ１３およびラインメモリ７から
なるゾロツクと同一構成のブロックである。

そして、これらのブロック（、Ｊ　）　、　（口）の５
ＩＡ１０．ＭＩＡｌｌ　、ＢＣＥＡｌ２およびＣｌＡ１
３は、汎用マイクロプロセッサからなるＣＰＵ１　、Ｒ
ＯＭ２およびＲＡＭ３等により構成されるマイクロコン
ピュータ・システムのアドレス空間内にあるＩｌｏとし
て、前記マイクロコンピュータ・システムの共通バヌ４
に接続されている。

８ａはモデムであり、ブＩｌツク（］）におけるＣｌＡ
１３に、前記第１図におけるモテノ、８の］Ｊ７）合と
同様に接続されている。６　ｆｒ、ｌ、スＮ−ヤナてあ
り、ブロック（十）におけるＳ：［Ａｌｏに、前記；）
１，１図の場合と同様に接続されている。６は／”ＩＪ
、、夕、８ｂはモデムであり、それぞれゾｌ−ｔ　ツク
（１１）おける５ＩＡ１０．ＣｌＡ１３にｌ′Ｉ′ｌＩ
記第１図の記音１図様に接続されている。

１４はフロッピ・ディスク制御装置（榎１・、ＦＤＯど
略記する）、１５はｌＪシ月１バス・インターソゴース
（息子、ＧＰＩＢと略記する）であり、この両者はそれ
ぞれＪｌ、通ハス４に１８Ｋ・、“ｌされている１゜々
お、以−１・、ブロックｌ）に属する回路および信号線
のｒｊチには（１）を、ブロック（１１）に属する回路
およびイｔ１−′Ｉｊ線の？ｒ＋’　；ｊには（１１）
をそれぞれイ：Ｉすものとする。

本実施例においては、初期設定どして、ブロック（］）
を０３受１ハかつ一次元復シノモーｌ−に、まだブロッ
ク（ＪＩ　）をＧ３送イ１ｊかつ１次几ｒｉ　’Ｉノ化
モードに設定する。ただし、５ＩＡ１０（ｆｆ）の画情
報のシリアル出力ポートは、５ＩＡ１０（］■）に指定
するものとする。ここで、Ｌは５ＩＡ１０（］、　）か
らＳ工Ａ１ｏ（Ｉ）への侶υ°線を示す。

本実施例におけるデータの流れは、次のようになる。

モデム８ａからの一次元杓号化情報は、ＣｌＡ１３（１
）および共通ハヌ４を経てＲＡＭ３に一旦蓄積される。

次に、前記−次元ｒ１号化情報は、ＲＡＭ３から１；シ
゛ｄみ出され、ＢＣＥＡｌ２（］−）に転送され、この
ＢＣＩｉ：ＡＩ　２　（王）により復す化される。この
復−号化によって得られた画情報は、ＭＩＡｌｌ（Ｔ）
、ＲＡＭ７（Ｉ）および５ＩＡ１ｏ　（］、’　）を経
て、５ＩＡ１０（］］）に人力される。

そして、前記画情報は、次に、ＭＩＡｌｌ（１）および
ＲＡ　Ｍ　７　（ｌｌｌ−）を経てＢＣＥＡｌ２（ＩＩ
）に人力され、ここで二次元符号化された後、共通バヌ
４を経て一旦ＲＡ”Ｍ　３に蓄積され、しかる後にＣＩ
　Ａ　１３　（ＩＩ　）に入力され、このＣｌＡ１３（
ＩＩ）か（、失デム８ｂに出力される。

なお、」−述のデータ転送において、１：’＋ｌ速１１
Ｖ、送を要する場合には、ＤＭＡＣ１６を１１、曲ハス
４ンζ１゛へ続することにより、Ｄ　Ｍ　Ａ転送り（＝
よるラーーーータ転１４を行うことができる。

寸だ、共ｉＭパス４に出力されだデ　タを、Ｆｌ）０１
４によりフロッピティクスに蓄ｔ１１ｉＬ；／こり、Ｇ
ＰＩＢ１６により外部ＧＰＩＢを通して他のシステムに
蓄積してもよい。

本実施例によるおけるデータの／％ｊ　ｆ’１才Ｆ、Ｊ
（１）ＩＩ　（ＩＩ　）→Ｋ（寸だはＭ、Ｎ）→Ｋ（捷
たはＭ、Ｎ）→Ｈ（１）−→Ｇ（’ｌ）→Ｅ（１）→Ｆ
、　（Ｉ　）→Ｄ（１）→Ｌ−＋Ｇ　（Ｉｆ　）→１！
；　（ＩＩ　）→Ｊ≦（１，）→Ｃ（ｆｆｌ）→Ｈ（，
１１）→ＫｉたはＭ。

Ｎ）→Ｋ（またはλ（、Ｎ）ＩＩ　（１１）ＩＪ　（Ｉ
Ｉ　）のようになる。

発明の効果 以上のように本発明は、マイクロコンビヨーク・システ
ムの共仙バヌに、それぞれＬＳＩからなる４つのアダプ
タ、ＳＩＡ、ＭＩＡ、ＢＣＥＡおよびＧＩＡを接続し、
前記マイクロコンビューク・システムのＣＰＵは、前記
各アクブタに設けられたコマ７１−・レジスタに、各ア
クブタの動作モー１−′および動作開始、終了を指示す
るコマンド情報をりえるのみで、ファクシミリ画情報を
直接処理することなく、スキャナ、ゾ１１ツクおよびモ
チＪ、とのデータインターフゴースをイ１うことかでき
、また、１）ｊｊ記」１、曲ハス上に、画情報および符
す化情報の両方を容易に人出力できる／こめ、（イ）復
層１な制御をラフ１−トエアのみによって容ルｈに実現
できる。。

（ＩＪ）ｌ′、′、′Ｉ速な回線速１庚（例えば、最大
５６ＫＢＰＳ　／　ｓｅｃ　）にも適応できる。

（ハ）ハート゛回路を小規模とすることができる。

哄）　スキャナの方式の相違や、プロッタの速度おＪ−
ひ画幅の和１ｖ１等にも、ソフトウェアのみによって対
応１１ｆ能であるので、ｌＪｔ用性があり、複数の機種
に対し制御系のハードウェアを共通化することができ、
機種ｈＪ’に制御系のハルドウエアを大幅に設ｒｌ変更
する必要がなくなる。

（１＝）　　パーツリールコンピュータ、ワードプロセ
ノザ等の装置と接続し、これらの装置から出力される文
字情報と画像を容易に合成できる。

（へ）１）１■記各アタプ゛りを複数個用いることによ
り、他機種との同時交信、データ交換、Ｇ　２　／ｃ　
３３２換、および符号変換等を容易に（Ｉうことがてき
４る７、等の優れた効果をｔｌ）もれるものである。

【図面の簡単な説明】

第１図は本発明の一実施例ＶＣよるファクシミＩＪ装置
の１１１１２図、第２図ｄ１本発明の曲の実／ｌ（１例
のファクシミリ装置のブｒＪ　ツク図である。 １・・・ＣＰＵ、２・・・・・・ＲＯＭ、３　・・・Ｒ
ＡＭ、４・・・・・・共通バス、５・・・・・・プロッ
タ、６・・・・・スキャナ、７・・・・・ラインメモリ
、ａ、ｓａ、ａｂ・・・・・・モデム、１０・・・・・
ＳＩＡ、１１　　・・・・ＭＩＡ、１２・・・・ＢＣＥ
Ａ、１３・・・・ＣＩＡ。

Claims (1)

【特許請求の範囲】
1. 中火熱ｊ２１１装置１イ、ＲＯＭおよびＲＡＭを有して
   なるマイクロコンピュータ・システムと、原稿全読取走
   査するヌギャナと、記録を行うプロッタと、ラインメモ
   リと、モデムと、それぞれ大規模集積回路からなり、＋
   ）ｉＪ記マイクロコンピュータ・システムのアドレス空
   間内にある入出力間ａｇとして同コンピュータ・システ
   ムの共通バスに接続サレｆｃシヌテムｅインタフェース
   ・アクブタ、メモリ・インタフェース・アダプタ、帯域
   部線・伸１％アクブタおよび通信インタフェース・アダ
   プタとを有してなす、１４ｊｌ’ｉｆ己シヌテム・イン
   タフェース・アダ”　夕ハ、＋ｉｉＪ　記スギャナおよ
   び前記メモリ・インタフェース・アクブタからそれぞれ
   専用シリアル入カポ−Ｉ・を通して画情報をシリアルに
   入力可能、前記プｏソタオよヒｆ？ｉＪ　ＷＥメモリ・
   インタフェース・アダプタへそれぞれ専用シリアル出カ
   ポ−１−を通して画情報をシリアルに出力１り能、かつ
   前記画情報の入出力間に、１；Ｉ＋ｉ幅変換、副疋Ｎ’
   Ｅ線１４．曵変換、１ライン読取時間変換、１ライン記
   もＡｌｌ、１１間変換および画像縮小処理を実イー１゛
   １１■能であり、前記メモリ・インタフェース・アタブ
   タＩｔｉ　、前記シスデｊ・・インタフェース・アクブ
   タに２１Ｌ’、Ｉ♂用シリアル人出力ボートを通して画
   情報をシリアルに人出力ｕｌ能、前記ラインメモリをノ
   くラレルに直接アクセスｉ４Ｊ能、前記共通ハスに対し
   画情報をパラレルに入出力可能、かつ人力した画情報に
   文字情報を挿入可能であり、前記帯域１工縮・イ中艮ア
   タブタは、１）ＩＩａ己メセメモリンタフェース・アク
   ツブりに２１　Ｌ　’、’ｔ：　Ｊｌｌシリアル人出力
   ポートを通して画情報をシリアルに入出力可能、かつ前
   記共Ｍｌハメにｒ１餞化情報をパラレルに入出力可能で
   あるとともに、前記画情報および符号化情報の入出力間
   に、−次几イ″′１シじ化、二次元符号化、−次元復号
   化および二次元符号化処理を行うようになっており、前
   記通イ１−１インタフェース・アダプタは、ｎｉｌ記モ
   デＪ・に対しＦ、ＪＩ川フシリアル入出力ボート通して
   データをシリアルに人出力ｒ４Ｊ能、かつ前記共通バス
   に対しデータをパラレルに人出力ｉｊＪ能であシ、前記
   データの入出力間に、ファクシミリ伝送手順におけると
   ころの、要求される装置の識別と選択のだめのメソセー
   ジ前手順、メソセージ伝送、並びにメソセージの終了と
   確認および複葉ドキメント手順を含むメツセージ後手順
   に関するデータ処理を行うように々っており、さらに前
   記各アダプタには、前記共通バスに接続され、前記各ア
   ダプタの動作を制御するコマンド゛情報を１）ＩＪ記共
   通バスを通して前記中火処理装置により設定されるコマ
   ンド・レジメタと、前記共通ハスに接続され、前記各ア
   ダプタの内部ステータス情報全保持するステータス・レ
   ジメタとが設けられているファクシミリ装置。