JPS593514A - デジタルサ−ボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、モータの回転制御等を行なうサーボ回路に関
し、特に、誤差情報を計測カウンタによりデジタル的な
ランプ出力として得るようにしたデジタルサーボ回路に
関する。

一般にモータの回転制御を行なうサーボ回路は、モータ
の回転速度や回転位相、に応じた帰還信号と基準信号と
を比較することにより誤差出力を得て、該誤差出力によ
り回転制御を行なうようになっている。上記帰還信号と
しては、例えば第１図に一般的なモータ１の回転制御回
路を示すように、モータ１の回転により周波数発生器２
とパルス・発生器３とを作動せしめることにより、上記
モータ１の回転速度に比例した周波数信号ｆＦＧを得る
とともに該モータ１の回転位相を示す位相パルスＳｐａ
を得ている。上記周波数信号ｆｖａが供給される速度サ
ーボ回路４は、目的の回転速度を示す基準周波ｉＶ＋ｕ
：ｐと、上記周波数信号ｊＦＧとの差周波数に応じた速
度制御信号を形成する。また、上記位相パルスｌＰａが
供給される位相サーボ回路５は、基準の回転位相を示す
基準パルス０ＲＥＦと上記位相パルスｓｐａとの位相比
較を行って位相差に応じた位相制御信号を形成する。そ
して上記速度制御信号と位相制御信号とを信号加算器６
にて合成した回転制御信号を得て、この回転制御信号に
てモータ駆動回路７の動作を制御を行なうことにより、
モ−タ１を目的の回転速度で且つ基準位相にロックした
状態で回転せしめる。

第２図は上述の如きサーボ回路として用いられる一般的
なデジタルサーボ回路の原理的な構成を示すブロック図
である。すなわち、第２図において、基準信号５ＲＥＦ
と帰還信号ｓＦＢとにてトリガーされるフリップフロッ
プ回路１１は、上記各信号の位相誤差に比例したパルス
幅の計測用ウイジドパルスを形成する。そして、計測用
カウンタ１４は、上記計測用ウィンドパルスにてゲート
制御されるＡＮＤゲート回路１３を介してクロック発生
器１２から供給されるクロックパルスを計数することに
より、上記位相誤差をデジタル的に示す計数出力をデジ
タル・アナログ変換器１５に供給する。上記デジタル・
アナログ変換器１５は、計測用カウンタ１４からのデジ
タル位相誤差情報をアナログ情報に変換して制御信号を
出力する。すなわち、上記計測用カウンタ１４は、計測
用ウィンドパルスのパルス幅でゲートされたクロックパ
ルスを計数することにより、第３図に示すように位相誤
差を示すアナログランプ、に対応したデジタル情報を出
力する。上記第３図に示したランプ出力は、その振幅が
サーボ回路のダイナミックレンジに対応し、その時間軸
レンジがロックレンジに対応する。従って、計測用カウ
ンタ１４を用いたデジタルサーボ回路では、クロック周
波数を高くしてより細かな量子化を行ない、且つ同じ時
間軸（ロック）レンジを確保するには、該計測用カウン
タ１４のビット数を増さなければならない。また、クロ
ック周波数が同じで時間軸（ロック）レンジを長くして
も、上記ビット数を増さなければならなし〕。

ところで、例えば回転磁気ヘッド装置を用いたＮＴＳＣ
方式ビデオテープレコーダにおけるドラムモータの位相
サーボでは、記録時、再生時とも３０Ｈｚの位相基準信
号５’ＲＥＦが用いられ、そのランプ出力も３０Ｈｚ　
周期が標準である。そして、の約」−１すなわち３．３
ｍｓ程度に設定している。

Ｏ ここで、ランプ出力の傾き、ダイナミックレンジ、時間
軸レンジは、モータの回転制御系全体の条件を考慮して
設定されるものであるが、例えば第４図中に実線にて示
すランプ出方ＡＡを最適値とした場合に、ダイナミック
レンジの狭くしたランプ出力ｌＢではサーボ系のゲイン
が高く振動的な制御状態になり易く、また外乱によって
ロックレンジから外れてしまう慮れが大きいという問題
点を生じ、ダイナミックレンジを広くしたランプ出力ｌ
ｃではゲインが低く応答速度が遅くなってしまうきいう
問題点がある。また、最適なランプ出力１人を用いたと
しても、実際にサーボ系が位相ロックした定常状態では
、そのロックレンジの約１０％以下の変動に対して応答
すれば十分であって、上記ロックレンジの大半が利用さ
れていない。

そこで、本発明は上述の如き従来のデジタルサーボ回路
における問題点に鑑み、最適なビット数の少ない計測カ
ウンタにて、ロックレンジを確保し、定常状態では量子
化精度も十分に得られるようにした新規な構成のデジタ
ルサーボ回路を提供するものである。

、−以下、本発明に係るデジタ、、ルサーボ回路の一実
施例について図面に従い詳細に説明する。

第５図のブロック図に示す実施例は、上述のモータ制御
回路における位相サーボ回路に本発明を適用したもので
あり、位相パルス９６ＰＧと位相基準信号１ＲＥＦとの
位相誤差に応じたパルス数のクロックパルスを計数する
７ビツトの計測用カウンタ２る７ビツトのメモリ用カウ
ンタ２５とを備えている。

上記計測用カウンタ２４は、クロックパルス発生器２２
からＡＮＤゲート回路２３を介して位相誤差に応じたパ
ルス数のクロックパルスが供給されるようになっている
。すなわち、上記ＡＮＤゲート回路２３は、位相パルス
〆、Ｇと位相基準信号Ｊ’ＲＥＦ　　とにてトリガーさ
れるフリップフロップ回路２１にて形成される上記位相
誤差に応じたパルス幅の計測用ウィンドパルスにてゲー
ト制御されることによって、上記位相誤差に応じたパル
ス数のクロックパルスを上記計測用カウンタ２４に供給
する。

そして、上記計測用カウンタ２４は、上記Ａ、ＮＤゲー
ト回路２３を介して供給されるクロックパルスを計数す
ることによって上記位相誤差を７ビツトのデジタルデー
タとして示す計数出力を得て、この計数出力を第１の信
号選択回路３１を介してデジタル・アナログ変換器２６
に供給する。また、上記計測用カウンタ２４は、その第
３ビット出力すなわち上記クロックパルスの７分周出力
を第２の信号選択回路３２を介して上記メモリ用カウン
タ２５に供給している。

また、上記メモリ用カウンタ２５は、上記クロツクパル
スのＩ分周出力を計数して、７ビツトのデジタルデータ
として位相誤差を示す計数出力を得て、この計、数量力
をサーボ状態検出回路４１に供給するとともに上記第１
の信号選択回路３１を介してデジタル・アナログ変換器
２６に供給する。

このデジタル・アナログ変換器２６にて得られるアナロ
グ出力は、第３の信号選択回路３３を介して第１、第２
のホールド回路５１．５２に供給される。そして、上記
各ホールド回路５’ｌ、５２のホールド出力がそれぞれ
バッファ増幅器５３゜５４を通じて信号加算器５５に供
給され、該信号加算器５５よりサーボ制御信号として出
力される。

ここで、上記第１ないし第３の信号選択回路３１．３２
．３３は、上記サーボ状態検出回路４１の検出出力に応
じて作動する制御回路４２にて次のように動作制御され
ている。

すなわち、上記サーボ状態検出回路４會はサーボ系がロ
ックした定常状態にあるか否かを検出する。そして、モ
ータを起動してサーボ系がロック状態に引込まれるまで
の間は、計測用カウンタ２４にてＩ分周したクロックパ
ルスをメモリ用カウンタ２５にて計数し、該メモリ用カ
ウンタ２５からの計数出力をデジタル・アナログ変換器
２６にてアナログ信号に変換してサーボ制御信号として
出力するように、各信号選択回路３１，３２．３３の選
択動作が制御回路４２にて制御される。この動作状態を
第５図に示しである。

すなわち、サーボ系がロックレンジに引込まれるまでは
、メモリ用カウンタ２５による計数出力が位相誤差情報
として用いられる。このメモリ用カウンタ２５は、計測
用カウンタ２４にてＩ分周されたクロックパルスを計数
しているので、第６図に実線にて示すような広いロック
レンジＬｌの位相誤差情報を与えることができる。

そして、上記メモリ用カウンタ２５の計数出力を制御デ
ータとしてサーボ系の引込み動作制御を行なうことによ
り、サーボ系がロックした定常状態になると同時に、メ
モリ用カウンタ２５はそのときの計数内容をメモリする
。この定常状態では、計測用カウンタ２４からの計数出
力と上記メモリ用カウンタ２５のメモリ内容とが第１の
信号切換回路３１を介して交互にデジタル・アナログ変
換器２６に供給される。上記メモリ用カウンタ２５は、
定常状態におけるサーボ系のＤＣバイアスデ５！Ｌ１ −タを与える。そして、計数用カウンタ２４は、第６図
に破線にて示すように狭いロックレンジＬ２の位相誤差
情報を与える。

従って、この実施例では、メモリ用カウンタ２５にて与
えられる広いロックレンジＬ＋のランプ出力にて位相サ
ーボをかけて第６図中の点Ａにてロックしたとすると、
この時モータに加わる駆動電圧ＶＡに相当するメモリ用
カウンタ２５の計数内容を記憶しておき、計測用カウン
タ２４にて与えられる狭いロックレンジＬｌのランプ′
出力に応じた駆動電圧ＶＢと上記駆動電圧ＶＢとにてモ
ータを駆動することにより第６図中の点Ｂで位相ロック
がかかることになる。ここで、位相サーボ系では、所定
のロックレンジ内のある所に位相をロックされることを
目的とするものであるから、上述の如き構成の実施例に
よればビット数の少ない計測用カウンタ２４、メモリ用
カウンタ２５、デジタルアナログ変換器２６にて広いロ
ックレンジでサーボ系の引込み動作制御を行ない、かつ
定常状態では量子化誤差の少ない高精度の位相サーボ制
御することができる。

なお、上述の実施例では、各カウンタ２４，２５から出
力される７ビツトの位相誤差情報をデジタル・アナログ
変換器２６にてアナログ信号に変換したが、第７図に示
ず実施例のように位相誤差情報をパルス幅変調信号とし
て扱うこともできる。

すなわち、第７図に示す実施例では、クロックパルスを
計数する計測用カウンタ６４による計数出力がパルス幅
変調用のリングカウンタ６６に供給されており、このリ
ングカウンタにてパルス幅変調信号に変換された位相誤
差情報がフィルタ８１を介して信号加算器８３に供給さ
れている６また、メモリ用カウンタ６２は、上記計測用
カラン■ り６４にてτ分周したクロックパルスを計数し、その計
数内容をプリセット化としてリングカウンタの動作を行
なうことにより、位相誤差情報をパルス幅変調信号に変
換して出力する。このパルス幅変調信号は、フィルタ８
２を介して信号加算器８３に供給される。なお、上記メ
モリ用カウンタ６５は、信号選択回路７０を介して、パ
ルス幅変調用クロック信号１ｐｗＭと、上記計測用カウ
ンタ６］ ４にて７分周したクロックパルスとが選択的に供給され
ている。この実施例においても、上述の第５図に示した
実施例と原理的に同様なサーボ制御動作を行なう。

すなわち、メモリ用カウンタ６５からのパルス幅変調信
号として与えられる位相誤差情報を制御データとしてサ
ーボ系の引込み動作制御を行ない、定常状態では各カウ
ンタ６４，６５からのパルス幅変調信号を加算合成した
制御テークにてサーボ系を高精度に制御することができ
る。

上述の如く、本発明によれば、誤差情報に応じたパルス
数のクロックパルスを計数する第１のＮヒットカウンタ
と、上記クロックパルスのＭ分周出力を計数する第２の
Ｎビットカウンタとを備え、上記第２のＮビットカウン
タによる計数出力を制御データとしてサーボ系の引込み
動作制御を行ない、サーボ系がロックした定常状態では
上記第１および第２のＮビットカウンタによる各計数出
力を合成した制御データにてサーボ系の動作制御を行な
うことを特徴としたことによって、サーボ系を広いロッ
クレンジで引込んで、定常状態では量子化誤差の少ない
高精度のデジタルサーボ制御を行なうことができ、しか
もビット数の少ないカウンタにて上記デジタルサーボ制
御を行なうことができる。

【図面の簡単な説明】

第】図は一般的なモータの回転制御回路の構成を示すブ
ロック図である。 第２図はデジタルサーボ回路の従来例を示すブロック図
である。第３図および第４図は上記従来例における位相
誤差情報に応じたランプ出力にもいての各説明図である
。 第５図は本発明に係るデジタルサーボ回路の一実施例を
示すブロック図である。第６図は上記実施例の動作を説
明するための説明図である。 第７図は本発明に係るデジタルサーボ回路の他の実施例
を示すブロック図である。 ２１・・・・・・・・・・・・・・・フリップフロップ
回路２２・・・・・・・・・・・・・・・クロックパル
ス発生回路２３・・・・・・・・・・・・・・・ＡＮＤ
ゲート回路２４．２５，６４，６５．６６・・・・・・
カウンタ２Ｇ・・・・・・・・・・・・・・・テジタル
・アナログ変換器３１．３２，３３．７０・・・・・・
・・・・・・・・・信号切換回路４１・・・・・・・・
・・・・・・・サーボ状態検出回路５５．８３・・・・
・・信号加算器 特許出願人　ソニー株式会社 代理人　弁理士　小　池　　　晃 四　　　　１）　村　　榮　　− 第１５Ｉｌ 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 誤差情報に応じたパルス数のクロックパルスを計数スる
   第１のＮビットカウンタと、上記クロックパルスの１分
   周出力を計数する第２のＮビ・ノドカウンタとを備え、
   上記第２のＮビットカウンタによる計数出力を制御デー
   タとしてサーボ系の引込み動作制御を行ない、サーボ系
   がロック峡た定常状態では上記第１および第２のＮビッ
   トカウンタによる各計数出力を合成した制御データにて
   サーボ系の動作制御を行なうことを特徴とするデジタル
   サーボ回路。