JPH0374054B2 - - Google Patents
Info
- Publication number
- JPH0374054B2 JPH0374054B2 JP57022289A JP2228982A JPH0374054B2 JP H0374054 B2 JPH0374054 B2 JP H0374054B2 JP 57022289 A JP57022289 A JP 57022289A JP 2228982 A JP2228982 A JP 2228982A JP H0374054 B2 JPH0374054 B2 JP H0374054B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- bits
- comparison output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は、デイジタルサーボ回路に使用され
るデイジタル位相比較装置に関する。
るデイジタル位相比較装置に関する。
従来のテープ駆動系における位相サーボは、第
１図Ａに示すサーボ基準信号例えばステツプ的に
変化するカウンタの出力をテープから再生された
サーボパルスでサンプリングして位相エラーを検
出し、この位相エラーをテープ駆動系のキヤプス
タンモータにフイードバツクすることにより、テ
ープ走行位相を基準信号にロツクさせるようにし
ている。つまり、位相エラーが０となるように、
位相比較出力をテープ走行速度に変換している。
第１図Ｂは、サーボパルスの位相に応じたポテン
シヤルを示している。基準信号の傾斜部分のレベ
ルが０となる点（〇印で示す）が安定点で、最も
ポテンシヤルが低く、この点に引き込むようにフ
イードバツクループが働く。
１図Ａに示すサーボ基準信号例えばステツプ的に
変化するカウンタの出力をテープから再生された
サーボパルスでサンプリングして位相エラーを検
出し、この位相エラーをテープ駆動系のキヤプス
タンモータにフイードバツクすることにより、テ
ープ走行位相を基準信号にロツクさせるようにし
ている。つまり、位相エラーが０となるように、
位相比較出力をテープ走行速度に変換している。
第１図Ｂは、サーボパルスの位相に応じたポテン
シヤルを示している。基準信号の傾斜部分のレベ
ルが０となる点（〇印で示す）が安定点で、最も
ポテンシヤルが低く、この点に引き込むようにフ
イードバツクループが働く。
ところで、駆動スタート時或いは何等かの原因
でサーボパルスの位相が第１図Ａ及び同図Ｂにお
いて×印で示す不安定点の付近のものになると、
２つの安定点の何れに引込まれて良いか分からな
くなり、位相比較出力がバタついて安定点に引込
まれるまでのセトリング時間が長くなる問題点が
生じた。
でサーボパルスの位相が第１図Ａ及び同図Ｂにお
いて×印で示す不安定点の付近のものになると、
２つの安定点の何れに引込まれて良いか分からな
くなり、位相比較出力がバタついて安定点に引込
まれるまでのセトリング時間が長くなる問題点が
生じた。
この発明は、上述の問題点の解決を目的とする
ものである。つまり、この発明は、以前の比較出
力から比較パルスの位相が不安定点に近づくおそ
れがあることを検出し、この検出により基準信号
の比較可能な領域を拡張するようにしたものであ
る。
ものである。つまり、この発明は、以前の比較出
力から比較パルスの位相が不安定点に近づくおそ
れがあることを検出し、この検出により基準信号
の比較可能な領域を拡張するようにしたものであ
る。
以下、この発明の一実施例について説明する。
この例は、固定ヘツド式のテープレコーダにおい
て、磁気テープの長手方向に所定周波数のコント
ロールパルスを記録しておき、再生時にオーデイ
オ信号と共に、このコントロールパルスを再生
し、このコントロールパルスを波形整形してなる
サーボパルスと基準信号とを位相比較し、この比
較出力（位相エラー）と他の手段で検出された速
度エラーとをキヤプスタンモータに供給するよう
にしたものである。
この例は、固定ヘツド式のテープレコーダにおい
て、磁気テープの長手方向に所定周波数のコント
ロールパルスを記録しておき、再生時にオーデイ
オ信号と共に、このコントロールパルスを再生
し、このコントロールパルスを波形整形してなる
サーボパルスと基準信号とを位相比較し、この比
較出力（位相エラー）と他の手段で検出された速
度エラーとをキヤプスタンモータに供給するよう
にしたものである。
第２図において、１は、基準信号を発生する
（ｍ−１）ビツトのカウンタである。このカウン
タ１のクロツク入力として端子２からのクロツク
パルスCKが加えられる。このクロツクパルスCK
が１個供給される毎に、カウンタ１の出力Q1，
Q2，Q3…Qn-1（Qn-1：LSB）は、全てのビツト
が０の状態から全てのビツトが１の状態までステ
ツプ的に変化する。このカウンタ１の出力の変化
をアナログ的な変化に変換すると、のこぎり波状
のものとなる。
（ｍ−１）ビツトのカウンタである。このカウン
タ１のクロツク入力として端子２からのクロツク
パルスCKが加えられる。このクロツクパルスCK
が１個供給される毎に、カウンタ１の出力Q1，
Q2，Q3…Qn-1（Qn-1：LSB）は、全てのビツト
が０の状態から全てのビツトが１の状態までステ
ツプ的に変化する。このカウンタ１の出力の変化
をアナログ的な変化に変換すると、のこぎり波状
のものとなる。
また、カウンタ１の出力が（ｍ−１）ビツトの
Ｄ形フリツプフロツプ回路３のデータ入力とされ
る。このクロツク入力として端子４からのサーボ
パルスＴが供給される。サーボパルスＴは、前述
のように、磁気テープから再生されたコントロー
ルパルスに基いて形成されたものであり、このサ
ーボパルスＴの供給されるタイミングにおけるカ
ウンタ１の出力がフリツプフロツプ回路３に取り
込まれる。このように、フリツプフロツプ回路３
は、サンプルホールド回路として動作し、R1〜
Rn-1の（ｍ−１）ビツトの出力が発生する。
Ｄ形フリツプフロツプ回路３のデータ入力とされ
る。このクロツク入力として端子４からのサーボ
パルスＴが供給される。サーボパルスＴは、前述
のように、磁気テープから再生されたコントロー
ルパルスに基いて形成されたものであり、このサ
ーボパルスＴの供給されるタイミングにおけるカ
ウンタ１の出力がフリツプフロツプ回路３に取り
込まれる。このように、フリツプフロツプ回路３
は、サンプルホールド回路として動作し、R1〜
Rn-1の（ｍ−１）ビツトの出力が発生する。
そして、カウンタ１の出力のの上位の２ビツト
Q1及びQ2がイクスクルーシブORゲート５に供給
され、その出力がＤ形フリツプフロツプ６のクロ
ツクイネーブル端子に供給される。このフリツプ
フロツプ６のデータ入力としてカウンタ１の出力
ビツトQ1が供給され、そのクロツク入力として
サーボパルスＴが供給される。このフリツプフロ
ツプ６の出力R0が位相比較出力のMSBとなされ
る。つまり、位相比較出力はR0をMSBとし、
R1，R2…Rn-1（LBS）の計ｍビツトのものであ
り、２′コンプリメンタリーコードのものである。
カウンタ１の出力Q1，Q2が共に０又は１のとき
に、クロツクイネーブルとなり、フリツプフロツ
プ６にQ1が取り込まれ、出力Q1，Q2が０と１の
ときに、これが更新されないでホールドされる。
このイクスクルーシブORゲート５とフリツプフ
ロツプ６とによつて位相比較出力の拡張が実現さ
れる。
Q1及びQ2がイクスクルーシブORゲート５に供給
され、その出力がＤ形フリツプフロツプ６のクロ
ツクイネーブル端子に供給される。このフリツプ
フロツプ６のデータ入力としてカウンタ１の出力
ビツトQ1が供給され、そのクロツク入力として
サーボパルスＴが供給される。このフリツプフロ
ツプ６の出力R0が位相比較出力のMSBとなされ
る。つまり、位相比較出力はR0をMSBとし、
R1，R2…Rn-1（LBS）の計ｍビツトのものであ
り、２′コンプリメンタリーコードのものである。
カウンタ１の出力Q1，Q2が共に０又は１のとき
に、クロツクイネーブルとなり、フリツプフロツ
プ６にQ1が取り込まれ、出力Q1，Q2が０と１の
ときに、これが更新されないでホールドされる。
このイクスクルーシブORゲート５とフリツプフ
ロツプ６とによつて位相比較出力の拡張が実現さ
れる。
上述のこの発明の一実施例において、（ｍ＝５）
としたときの動作を第３図を参照照して説明す
る。この場合には、カウンタ１がQ1〜Q4の４ビ
ツトの出力を発生し、第３図において実線図示の
ように、16通りの値にステツプ的に変化すること
を繰り返す。そして、２′コンプリメンタリーコ
ードとして、カウンタ１の出力及びフリツプフロ
ツプ回路３，６の出力R0〜Rn-1は、第３図に示
すものとなる。このカウンタ１の出力の上位の２
ビツトQ1及びQ2が（00）及び（11）の領域をＢ，
Ｃとし、これが（10）及び（01）の領域をＡ，Ｄ
とすると、Ｂ及びＣの領域では、ビツトQ1がフ
リツプフロツプ６に取り込まれてMSBのR0とし
て出力されるので、夫々（R0＝１）及び（R0＝
０）とされる。また、Ａ及びＤの領域では、フリ
ツプフロツプ６の内容が変更されずにホールドさ
れる。
としたときの動作を第３図を参照照して説明す
る。この場合には、カウンタ１がQ1〜Q4の４ビ
ツトの出力を発生し、第３図において実線図示の
ように、16通りの値にステツプ的に変化すること
を繰り返す。そして、２′コンプリメンタリーコ
ードとして、カウンタ１の出力及びフリツプフロ
ツプ回路３，６の出力R0〜Rn-1は、第３図に示
すものとなる。このカウンタ１の出力の上位の２
ビツトQ1及びQ2が（00）及び（11）の領域をＢ，
Ｃとし、これが（10）及び（01）の領域をＡ，Ｄ
とすると、Ｂ及びＣの領域では、ビツトQ1がフ
リツプフロツプ６に取り込まれてMSBのR0とし
て出力されるので、夫々（R0＝１）及び（R0＝
０）とされる。また、Ａ及びＤの領域では、フリ
ツプフロツプ６の内容が変更されずにホールドさ
れる。
そして、領域Ｄ→Ａ又はＡ→Ｄの変化を除き、
サーボパルスＴの位相が変化したときには、その
位相と対応した位相比較出力が発生する。ここ
で、第３図に示すように、領域Ｄに含まれるサー
ボパルスTDが発生し、次に、領域Ａに含まれる
サーボパルスTAが発生した場合を考えると、カ
ウンタ１の出力Q1，Q2が（10）のために、フリ
ツプフロツプ６の内容０がホールドされる。した
がつて、第３図において１点鎖線７で示すよう
に、比較出力R0〜R4としては、（01000）〜
（01011）までの４通りの値が可能となり、この領
域（Ｆで示す）が拡張される。したがつて、サー
ボパルスTDで発生した比較出力と、サーボパル
スTAで発生した比較出力とは、同一極性（正）
のものとなり、例えば共に、磁気テープの速度を
下げる方向のものとなる。このようにして、正及
び負の極性の比較出力が交互に発生することが防
止される。
サーボパルスＴの位相が変化したときには、その
位相と対応した位相比較出力が発生する。ここ
で、第３図に示すように、領域Ｄに含まれるサー
ボパルスTDが発生し、次に、領域Ａに含まれる
サーボパルスTAが発生した場合を考えると、カ
ウンタ１の出力Q1，Q2が（10）のために、フリ
ツプフロツプ６の内容０がホールドされる。した
がつて、第３図において１点鎖線７で示すよう
に、比較出力R0〜R4としては、（01000）〜
（01011）までの４通りの値が可能となり、この領
域（Ｆで示す）が拡張される。したがつて、サー
ボパルスTDで発生した比較出力と、サーボパル
スTAで発生した比較出力とは、同一極性（正）
のものとなり、例えば共に、磁気テープの速度を
下げる方向のものとなる。このようにして、正及
び負の極性の比較出力が交互に発生することが防
止される。
上述の場合と逆に、サーボパルスTAの次にサ
ーボパルスTDが発生したときには、フリツプフ
ロツプ６の内容が(1)にホールドされ、したがつて
第３図において１点鎖線８で示すように、比較出
力R0〜R4としては、（10111）〜（10100）までの
４通りの値が可能となり、この領域（Ｅで示す）
が拡張される。このため、比較出力は、負の極性
のままである。
ーボパルスTDが発生したときには、フリツプフ
ロツプ６の内容が(1)にホールドされ、したがつて
第３図において１点鎖線８で示すように、比較出
力R0〜R4としては、（10111）〜（10100）までの
４通りの値が可能となり、この領域（Ｅで示す）
が拡張される。このため、比較出力は、負の極性
のままである。
第４図はこの発明の他の実施例を示す。カウン
タ１とＤ形フリツプフロツプ回路３とによつて前
述と同様の位相比較器が構成され、MSBのR0を
除く（ｍ−１）ビツトの比較出力R1〜Rn-1が発
生する。そして、比較出力の全ビツト或いはその
R1を含む上位の数ビツトがROM９に供給され、
比較出力が上限又は下限の付近であることの検出
に用いられる。そして、この上限又は下限付近の
ときには、フリツプフロツプ１０にホールドされ
ている以前のMSBが今回の比較出力のMSBとし
てROM９から出力される。これと異なるとき
は、今回の比較出力の第２番目の上位ビツトR1
と同じ値（０又は１）がMSBとして出力される。
ROM９の代わりに組合せ回路を用いるようにし
ても良い。
タ１とＤ形フリツプフロツプ回路３とによつて前
述と同様の位相比較器が構成され、MSBのR0を
除く（ｍ−１）ビツトの比較出力R1〜Rn-1が発
生する。そして、比較出力の全ビツト或いはその
R1を含む上位の数ビツトがROM９に供給され、
比較出力が上限又は下限の付近であることの検出
に用いられる。そして、この上限又は下限付近の
ときには、フリツプフロツプ１０にホールドされ
ている以前のMSBが今回の比較出力のMSBとし
てROM９から出力される。これと異なるとき
は、今回の比較出力の第２番目の上位ビツトR1
と同じ値（０又は１）がMSBとして出力される。
ROM９の代わりに組合せ回路を用いるようにし
ても良い。
以上の説明は、磁気テープの走行速度が規定の
もののときに検出されるサーボパルスの１周期と
基準信号の１周期とが等しいサーボ回路に対して
この発明を適用したものであるが、このサーボパ
ルスの１周期内に２以上の整数倍例えば４周期の
基準信号が含まれる場合に適用することもでき
る。このようなサーボ回路は、サーボパルスの位
相がスプライス編集の編集点の前後において、極
端に変化するときでも、磁気テープの最大速度変
化を小さく抑えて、短時間に安定点に引き込む特
長を有している。
もののときに検出されるサーボパルスの１周期と
基準信号の１周期とが等しいサーボ回路に対して
この発明を適用したものであるが、このサーボパ
ルスの１周期内に２以上の整数倍例えば４周期の
基準信号が含まれる場合に適用することもでき
る。このようなサーボ回路は、サーボパルスの位
相がスプライス編集の編集点の前後において、極
端に変化するときでも、磁気テープの最大速度変
化を小さく抑えて、短時間に安定点に引き込む特
長を有している。
第５図は、上述のサーボ回路の基準信号の変化
をアナログ信号に変換して示しており、０，１，
２，３は、４個のロツクモードを表わしている。
サーボパルスは、４個のうちの何れかの基準信号
と位相比較され、そのときの基準信号によつてロ
ツクモードが定まる。この４個の基準信号は、各
各が下限付近の領域Ｄと上限付近の領域Ａとを有
している。
をアナログ信号に変換して示しており、０，１，
２，３は、４個のロツクモードを表わしている。
サーボパルスは、４個のうちの何れかの基準信号
と位相比較され、そのときの基準信号によつてロ
ツクモードが定まる。この４個の基準信号は、各
各が下限付近の領域Ｄと上限付近の領域Ａとを有
している。
第６図に示すように、カウンタ１は、上位の２
ビツトQ1，Q2を除く下位のQ3〜Qn-1のビツトを
基準信号として発生し、この２ビツトQ1〜Q2に
よつて０〜３のロツクモードが表わされる。サー
ボパルスＴによつてR3〜Rn-1の比較出力が発生
されると共に、ロツクモードを示す２ビツトR1，
R2も生じる。フリツプフロツプ回路３の比較出
力と、フリツプフロツプ１１からの以前の比較出
力とがROM（又は組合せ回路）１２に供給され
ると共に、２ビツトR1，R2とフリツプフロツプ
１３からの以前のものとがROM１２に供給され
る。これらの入力によつて、ROM１２は、所定
の規則に従つてMSBとしてのR0を発生する。
ビツトQ1，Q2を除く下位のQ3〜Qn-1のビツトを
基準信号として発生し、この２ビツトQ1〜Q2に
よつて０〜３のロツクモードが表わされる。サー
ボパルスＴによつてR3〜Rn-1の比較出力が発生
されると共に、ロツクモードを示す２ビツトR1，
R2も生じる。フリツプフロツプ回路３の比較出
力と、フリツプフロツプ１１からの以前の比較出
力とがROM（又は組合せ回路）１２に供給され
ると共に、２ビツトR1，R2とフリツプフロツプ
１３からの以前のものとがROM１２に供給され
る。これらの入力によつて、ROM１２は、所定
の規則に従つてMSBとしてのR0を発生する。
ROM１２は、次の場合にのみ、フリツプフロ
ツプ１０にホールドされている以前のMSBを新
たな比較出力のMSBとして出力し、比較出力を
拡張する。
ツプ１０にホールドされている以前のMSBを新
たな比較出力のMSBとして出力し、比較出力を
拡張する。
(1) モード数が変化しない場合で、且つ（領域Ａ
→Ａ又はＤ→Ｄ）に比較出力が変化する場合。
→Ａ又はＤ→Ｄ）に比較出力が変化する場合。
(2) モード数が＋１変化する場合で、且つ（領域
Ｄ→Ａ）に比較出力が変化する場合。
Ｄ→Ａ）に比較出力が変化する場合。
(3) モード数が−１変化する場合で、且つ（領域
Ａ→Ｄ）に比較出力が変化する場合。
Ａ→Ｄ）に比較出力が変化する場合。
上記の場合以外では、出力される比較出力の第
２番目の上位ビツトR3をMSBとして出力するよ
うになされる。
２番目の上位ビツトR3をMSBとして出力するよ
うになされる。
以上の実施例の説明から理解されるように、こ
の発明に依れば、位相比較出力として交互に正負
の極性のものが発生し、位相ロツクのループが不
安定になることを防止でき、セトリング時間を頗
る短いものとできる。
の発明に依れば、位相比較出力として交互に正負
の極性のものが発生し、位相ロツクのループが不
安定になることを防止でき、セトリング時間を頗
る短いものとできる。
なお、位相比較出力がオフセツトバイナリーコ
ードの場合にも全く同様にこの発明を適用するこ
とができる。また、サーボ回路に限らず、PLL
に対して適用して上述と同様の効果がある。
ードの場合にも全く同様にこの発明を適用するこ
とができる。また、サーボ回路に限らず、PLL
に対して適用して上述と同様の効果がある。
第１図は従来の位相比較装置の説明に用いる略
線図、第２図及び第３図はこの発明の一実施例の
ブロツク図及びその動作説明に用いる波形図、第
４図はこの発明の他の実施例のブロツク図、第５
図及び第６図はこの発明の更に他の実施例の説明
に用いる波形図及びブロツク図である。 １……カウンタ、３……Ｄ形フリツプフロツプ
回路、４……サーボパルスの入力端子。
線図、第２図及び第３図はこの発明の一実施例の
ブロツク図及びその動作説明に用いる波形図、第
４図はこの発明の他の実施例のブロツク図、第５
図及び第６図はこの発明の更に他の実施例の説明
に用いる波形図及びブロツク図である。 １……カウンタ、３……Ｄ形フリツプフロツプ
回路、４……サーボパルスの入力端子。
Claims (1)
- １ 基準信号と比較信号を比較し、正負の位相エ
ラーに比例したｎビツトのコードの比較出力を発
生するデイジタル位相比較器を備え、上記比較出
力が上限付近又は下限付近以外の大きさのとき
は、上記ｎビツトの最上位ビツトをそのｎビツト
の更に上位に付加して（ｎ＋１）ビツトの出力と
し、上記上限付近又は下限付近の大きさのとき
は、上記（ｎ＋１）ビツトの最上位ビツトとして
以前の値をホールドしたものを出力とするように
した位相比較装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57022289A JPS58139528A (ja) | 1982-02-15 | 1982-02-15 | 位相比較装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57022289A JPS58139528A (ja) | 1982-02-15 | 1982-02-15 | 位相比較装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58139528A JPS58139528A (ja) | 1983-08-18 |
| JPH0374054B2 true JPH0374054B2 (ja) | 1991-11-25 |
Family
ID=12078582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57022289A Granted JPS58139528A (ja) | 1982-02-15 | 1982-02-15 | 位相比較装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58139528A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230214A (ja) * | 1988-07-20 | 1990-01-31 | Nec Corp | 位相比較回路 |
| JP2760126B2 (ja) * | 1989-04-28 | 1998-05-28 | 日本電気株式会社 | 周期比較回路及び位相比較回路 |
-
1982
- 1982-02-15 JP JP57022289A patent/JPS58139528A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58139528A (ja) | 1983-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870000515B1 (ko) | 주파수 검출회로 | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| US4397011A (en) | Apparatus for reproducing disc record | |
| US4466089A (en) | Information signal reproducing apparatus | |
| US4647828A (en) | Servo system | |
| JP2581074B2 (ja) | デジタルｐｌｌ回路 | |
| EP0104931A2 (en) | A digital capstan servo circuit | |
| JPS61267957A (ja) | 磁気テ−プ記録再生装置 | |
| KR920008698A (ko) | 캡스턴 서보장치 | |
| JPS58139528A (ja) | 位相比較装置 | |
| JPH0744460B2 (ja) | Ｐｗｍ型ｄ−ａ変換回路 | |
| JPH0517563B2 (ja) | ||
| JP2661040B2 (ja) | デジタルｐｌｌ回路 | |
| RU2042218C1 (ru) | Устройство для цифровой магнитной записи информации на видеомагнитофоне | |
| JPH0450664B2 (ja) | ||
| KR970010528B1 (ko) | 디지탈 변조방법 및 장치 | |
| JPS61158214A (ja) | デジタル式周波数弁別器 | |
| JPH02218059A (ja) | システムクロック発生装置 | |
| JP2962027B2 (ja) | 情報変換方法および情報記録装置 | |
| JPH07141781A (ja) | データ再生用ｐｌｌ回路の制御装置 | |
| JPH0636257B2 (ja) | 記録再生装置におけるサ−ボ回路 | |
| JPS5866588A (ja) | モ−タ制御回路 | |
| JPH0652629A (ja) | 回転速度エラー検出回路 | |
| JPH07101544B2 (ja) | 誤り検出装置 | |
| JPH0526264B2 (ja) |